HETERO-EPITAXIAL SEMICONDUCTOR CRYSTAL STRUCTURE, METHOD AND DEVICE FOR MANUFACTURING STRUCTURE THEREOF, SEMICONDUCTOR LIGHT EMITTING **ELEMENT AND OPTICAL DISK DEVICE USING ELEMENT THEREOF**

blication number: JP10083999

1008-03-31

TSUJIMURA AYUMI: NISHIKAWA KOJI: SASAI YOICHI

MATSUSHITA ELECTRIC IND CO LTD


H01L21/203; H01L21/363; H01S5/00; H01L21/02: H01S5/00: (IPC1-7): H01L21/363: H01L21/203: H01S3/18

Application nu P19960236346 19960906 Priority number(s): JP19960236346 19960906

ert a data error her

Abstract of JP10083999

PROBLEM TO BE SOLVED: To decrease the density of the crystal defects occurring at the interface between a group III-V semiconductor and a group II-VI semiconductor, by forming a ZnTe layer on the group III-V semiconductor crystal, and forming one or more lavers of the group II-VI semiconductor crystal layers on the ZnTe layer. SOLUTION: A GaAs buffer laver 102 is formed on a semi-insulating GaAs substrate 101 as a III-V compound semiconductor crystal. A ZnTe buffer layer 103 having the thickness of 1.2nm is laminated and formed on the layer 2 so as to prevent the deterioration of the crystal quality of a hetero-epitaxial crystal, Furthermore, on the ZnTe buffer layer 103, a ZnSe buffer layer 104 and an Ntype ZnMgSSe layer 105 as II-VI compound semiconductor crystals are sequentially grown and deposited. Thus, the density of the crystal deffects occurring at the interface between the III-V semiconductor and the II-VI semiconductor can be decreased.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-83999

(43)公開日 平成10年(1998) 3月31日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FI			技術表示箇所
H01L	21/363			H01L	21/363		
	21/203				21/203	M	
HOIS	3/18			H01S	3/18		

審査請求 未請求 請求項の数65 OL (全 28 頁)


fort Himself in	*****************	(TTAN LEETING E	000005821
(21) 出願番号	特顧平8-236346	(71)出頭人	
			松下電器產業株式会社
(22)出題日	平成8年(1996)9月6日		大阪府門真市大字門真1006番地
		(72) 発明者	计村 歩
		(14/769191	大阪府門真市大字門真1006番地 松下電器
			窗架株式会社内
		(72)発明者	西川 孝司
			大阪府門真市大字門真1006番地 松下電器
			蔗業株式会社内
		(72)発明者	佐々井 洋一
			大阪府門真市大字門真1006番地 松下電器
			商業株式会社内
		(max /hamma)	
		(74)代理人	升理工 海本 省之 ひい 1 石/
		1	

(54) [発明の名称] ヘテロエピタキシャル半導体結晶構造体 その製造方法、その製造装置、半導体発光素子および これを用いた光ディスク装置

(57) 【要約】

[課題] III-V族半導体基板上に形成されたII-VI族半 導体レーザにおいて、バッファ層とII-VI族半導体レー ザ構造との成長適を分離することで、欠陥密度を低減さ せ、動作率命を伸長させる。

[解決手段] 第1の政長室302において市型0名6基 板上に内型GA84/ファ陽を形成する。引き続きZnToイ ファ陽を形成した後、基板移送室303を経て第2の 成長室304に接送する。第2の成長室304においてZ nlkgSS系材料を用いた11-VI族半導体レーザ構造を形成 する。



30

「特許請求の範囲」

【請求項1】III-V族半導体結晶上に2nTe層が形成され ており、その上に少なくとも1層以上のII-VI族半邁体結 晶層が形成されていることを特徴とするヘテロエピタキ シャル半導体結晶構造体。

,

【請求項2】111-V族半邁体結晶がGaAsであり、少なく とも1層以上のII-VI族半導体結晶層が少なくともZnおよ びSeを構成元素とすることを特徴とする糖求項1記載の ヘテロエピタキシャル半導体結晶構造体。

【請求項3】111-V族半導体結晶上に形成された2nTe層 の厚さが該111-V族半導体結晶に対する臨界膜厚以下で あることを特徴とする請求項1または2記載のヘテロエピ タキシャル半導体結晶構造体。

【請求項4】GaAs結晶上にBeTe屬が形成されており、そ の上に少なくとも1層以上のII-VI族半選体結晶層が形成 されていることを特徴とするヘテロエピタキシャル半導 体結晶構造体。

【請求項5】 II-VI族半導体結晶層のうち少なくとも1層 以上がZnMgBeSeからなることを特徴とする請求項4記載 のヘテロエピタキシャル半導体結晶構造体。

【請求項6】GaAs結晶上に形成されたZnTe層の厚さがGa Asに対する臨界膜厚以下であることを特徴とする請求項 4または5記載のヘテロエピタキシャル半導体結晶機造

【請求項7】|||-V族半遊体結晶トに形成された||-V|族 半導体結晶層からなるヘテロエピタキシャル半導体結晶 であって、II-VI族半導体結晶とIII-V族半導体結晶との 界面から発生する結晶欠陥の密度を1×103cm-2未満に低 減するようなバッファ層がIII-V族半導体結晶上に備え られていることを特徴とするヘテロエピタキシャル半選 体結晶構造体。

【請求項8】III-V族半導体結晶上に形成されたバッフ ァ層の厚さが該III-V族半導体結晶に対する臨界膜厚以 下であることを特徴とする請求項7記載のヘテロエピタ キシャル半導体結晶構造体。

【請求項9】分子線エピタキシーを用いた半導体結晶製 造装置であって、III-V族半導体結晶を作製する第1の成 長室と、II-VI族半導体結晶を作製する第2の成長室と、 前記第1の成長室と第2の成長室を連結する基板移送室を 有し、前記第1の成長室内にZnTe層を形成するための加 熟蒸発源が備えられていることを特徴とする半導体結晶 構造体の製造装置。

【請求項10】第1の成長室内にZnを充填した加熱蒸発 源とTeを充填した加熱蒸発源が備えられていることを特 徴とする請求項9記載の半選体結晶機造体の製造装置。

【請求項11】第1の成長室内にZnTeを充填した加熱茲 発源が備えられていることを特徴とする糖水項9配數の. 半導体結晶構造体の製造装置。

【請求項12】分子線エピタキシーを用いた半導体結晶

aAsエピタキシャル層を形成し、前記GaAs層上にZnTe層 を形成した後、基板移送室を経て第2の成長室に搬送 し、該第2の成長室において前記基板上にII-VI族半邁体 結晶を形成することを特徴とする半導体結晶の製造方

「請求項13】分子線エピタキシーを用いた半導体結晶 製造方法であって、第1の成長室においてInP基板上にIn GaAsエピタキシャル層を形成し、前記 InGaAs層上にZnTe 層を形成した後、基板移送室を経て第2の成長室に搬送 し、該第2の成長室において前記基板上に11-V1族半邁体 結晶を形成することを特徴とする半導体結晶の製造方

【請求項14】分子線エピタキシーを用いた半導体結晶 製造方法であって、第1の成長室においてGaAs基板上にG aAsエピタキシャル層を形成し、前記GaAs層上にAlxGa1xAs (O<x≤1) 層を形成し、前記AlxGa1-xAs層上にZnTe 層を形成した後、基板移送室を経て第2の成長室に搬送 し、該第2の成長室において前記基板上に11-VI族半導体 結晶を形成することを特徴とする半導体結晶の製造方

【請求項15】分子線エピタキシーを用いた半導体結晶 製造装置であって、III-V族半導体結晶を作製する第1の 成長室と、少なくともZnTe層を形成するための加熱蒸発 源が備えられた第2の成長室と、II-VI族半導体結晶を作 製する第3の成長率と、 前記第1の成長率と第2の成長率 と第3の成長室を連結する基板移送室を有することを特 徴とする半導体結晶の製造装置。

【請求項16】第2の成長室内に少なくともZnを充填し た加熱蒸発源とTeを充填した加熱蒸発源が備えられてい ることを特徴とする請求項15記載の半選体結晶の製造装 置。

【請求項17】第2の成長室内に少なくともZnTeを充填 した加熱蒸発源が備えられていることを特徴とする請求 項15記載の半導体結晶の製造装置。

【請求項18】分子線エピタキシーを用いた半導体結晶 製造方法であって、第1の成長室においてGaAs基板上にG aAsエピタキシャル層を形成した後、基板移送室を経て 該基板を第2の成長室に搬送し、前記GaAs層上に少なく ともZnTe層を形成した後、基板移送室を経て該基板を第 3の成長室に搬送し、該基板上に11-V1族半導体結晶を形 成することを特徴とする半導体結晶の製造方法。

【請求項19】分子線エピタキシーを用いた半導体結晶 製造方法であって、第1の成長室においてInP基板上にIn GaAsエピタキシャル層を形成した後、基板移送室を経て 該基板を第2の成長室に搬送し、前記InGaAs層上に少な くともZnTe層を形成した後、基板移送室を経て該基板を 第3の成長室に搬送し、該基板上にII-VI族半導体結晶を 形成することを特徴とする半導体結晶の製造方法。

【請求項20】 ZnTe層の厚さが基板に対する臨界際厚以 製造方法であって、第1の成長室においてGaAs基板上にG 50 下であることを特徴とする請求項12、13、14、18または

19記載の半導体結晶の製造方法。

【請求項21】要面再構成構造が(2×4)構造であるGaAs エピタキシャル層要面にZnTe層を形成することを特徴と する請求項12または18記載の半導体結晶製造方法。

【請求項22】ZnTe層を形成した後の表面再構成構造が(2×1)構造であることを特徴とする請求項12、13、14、18または19記載の半導体結晶の製造方法。

【請求項23】 麥面再構成構造が(2×4) 構造であるInG aAsエピタキシャル層麥面にZnTe層を形成することを特 数とする請求項13または19記載の半導体結晶の製造方 出

【請求項24】分子線エピタキシーを用いた半導体結晶 製造装置であって、Gas結晶を作製する第1の成長室 と、11-V1族半導体結晶を作製する第2の成長室と、前記 第10の成長室と第2の成長室を連結する基板移送室を有 し、前配第1の成長室内に、Beを充填した加熱蒸発源お よび1eを充填した加熱蒸発源の少なくともいずれか一方 が備えられていることを特徴とする半導体結晶の製造装 優。

【請求項25】分子線エピタキシーを用いた半導体結晶 製造装置であって、Gak結晶を作製する第1の成長室 と、Beを充填した加熱蒸発源およびTee 充填した加熱蒸発源がよくができる場合したいか、研究の 凝源の少なくともいずれか一方が値えられている第2の 成長室と、II-VI族半導体結晶を作製する第3の成長室 と、前距第1の成長室と第2の成長室と第3の成長室を連 結する基板移送室を有することを特徴とする半導体結晶 の製造装置、

【請求項26]分子線エピタキシーを用いた半導体結晶 製造方法であって、GaAs基板上にGaAsエピタキシャル層 を形成し、前町GaAs層上にBe分子線を照射した後、II-V I版半導体結晶を形成することを特徴とする半導体結晶 の製造方法。

【請求項27】分子線エピタキシーを用いた半導体結晶 製造方法であって、GaAs基板上にGaAsエピタキシャル層 を形成し、前記GaAs層上にTe分子線を照射した後、II-V I接半導体結晶を形成することを特徴とする半導体結晶 の製造方法。

【請求項28】分子線エピタキシーを用いた半導体結晶 製造方法であって、GaNa基板上にGaAsエピクキシャル層 およびBeTe層を介してII-1以供半線体結晶を形成する 際、II-VI族半導体結晶を作製する成長蓋とは異なる成 長室でBeTe層を作製することを特徴とする半導体結晶の 関添ち米

【請求項29】BeTe層の厚さがGaAsに対する臨界膜厚以下であることを特徴とする請求項28記載の半導体結晶の製造方法。

【請求項30】表面再構成構造が(2×4)構造であるGaAs エピタキシャル層表面にBeTe層を形成することを特徴と する請求項28記載の半導体結晶の製造方法。

【請求項31】BeTe層を形成した後の表面再構成構造が

(2×1) 構造であることを特徴とする請求項28記載の半 導体結晶の製造方法。

【精水項32】分子線エピタキシーを用いた半導体結晶 製造装置であって、III-V族半導体結晶を作製する第1の 成長室と、III-V族半導体結晶を作製する第2の成長室 と、前配第1の成長室と第2の成長室を連結する基板移送 室を有し、前配第1の成長室内にZnSe層を形成するため の加熱蒸発脈が備えられていることを特徴とする半導体 結晶の製造装置。

10 【請求項33】第1の成長室内にZnを充填した加熱蒸発 源とSeを充填した加熱蒸発源が備えられていることを特 徴とする請求項32記載の半導体結晶の製造装置。

【請求項34】第1の成長室内において、基板保持部と8 eを充填した加熱素発源との間に5eの分子線を遮断する バルブ機構が個えられていることを特徴とする請求項33 配載の半端体結晶の副学時間

【請求項35】第1の成長室内にZnSeを充填した加緊蒸発源が備えられていることを特徴とする請求項32記載の 半導体結晶の製造装置。

20 【請求項36】第1の成長室内において、基板保持部と2 n8eを充填した加熱蒸発源との間に分子線を運断するパ ルブ機構が備えられていることを特徴とする請求項35記 載の半導体結晶の製造装置。

【請求項37】分子線エピタキシーを用いた半導体結晶 製造方法であって、第1の成長室においてGak基故上にG Akaエピタキシャル層を形成し、前配Gak層上にZnSe層 を形成した後、基板移送室を握て第2の成長室に搬送 し、該第2の成長室において前配基板上にII-VI族半導体 結晶を形成することを特徴とする半導体結晶の製造方 法

【請求項38】分子線エピタキシーを用いた半導体結晶 製造方法であって、第1の成長室においてInP基板上にIn GaAsエピタキシャル層を形成し、前記InGaAs層上にZnSe 層を形成した後、基板移送室を経て第2の成長室に開送 し、該第2の成長室において前記基板上にII-VI族半導体 結晶を形成することを特徴とする半導体結晶の製造方 法

【請求項39】分子線エピタキシーを用いた半導体結晶 製造方法であって、第1の成長室においてGAA基板上にG aAsエピタキシャル層を形成し、前記GAIがGI-XAS層上にAIXGAI-XAS (GIX全I) 層を形成し、前記AIXGI-XAS層上にZnSe 層を形成した後、基板移送室を経て第2の成長室に搬送 し、該第2の成長室において前記基板上にII-VI該半導体 結晶を形成することを特徴とする半導体結晶の製造方 法。

[請求項40]分子線エピタキシーを用いた半導体結晶 製造装置であって、[II-V族半導体結晶を作製する新の 成長室と、ZnSe層を形成するための加熱蒸発調が備えら れた第2の成長室と、II-VI族半導体結晶を作製する第3 の成長室と、前記第1の成長室と第2の成長室と第1の成長室と第3の成長室と、前記第1の成長室と第2の成長室と第2の

30

長室を連結する基板移送室を有することを特徴とする半 導体結晶の成長装置。

【請求項41】第2の成長室内にZnを充填した加熱蒸発 源とSeを充填した加熱蒸発源が備えられていることを特 数とする請求項40記載の半導体結晶の製造装置。

[請求項42] 第2の成長室内において、基板保持部とS eを充填した加熱蒸発源との間にSeの分子線を遮断する バルブ機構が備えられていることを特徴とする請求項41 記載の半導体結晶の製造装置。

【請求項43】第2の成長室内にZnSeを充填した加熱蒸発源が備えられていることを特徴とする請求項40記載の 半導体結晶の製造站層。

[請求項44] 第2の成長室内において、基板保持部と2 nSeを充填した加熱蒸発膜との間に分子線を運断するパ ルブ機構が備えられていることを特徴とする請求項43記 載の半導体結晶の製油装骨。

[請求項45]分子線エピタキシーを用いた半導体結晶 製造方法であって、第1の成長室においてGAA基板上にG ABAEエピタキシャル層を形成した後、基板移送室を経て 該基板を第2の成長室に搬送し、前記GAA層上にJnSG層 を形成した後、基板移送室を軽 T該基板を第3の成長室 に対し、前記ZnSG層上にII-VI族半導体結晶を形成す ることを特徴とする半導体結晶の製造方法。

[請求項46]分子線エピタキシーを用いた半導体結晶 製造方法であって、第1の成長室において10P基板上に1n 信組エピタキシャル層を形成した後、基核移送室を経て 該基板を第2の成長室に増送し、前配1nGaks層上に2nSe 層を形成した後、基板移送室を低了越基板を第3の成長 室に搬送し、前配2nSe層上に11-VI族半導体結晶を形成 することを特徴とする半導体結晶の製造方法。

[請求項47] |||-V族半導体基板上に形成された複数 の||-V|||族半導体層からなる半導体発光素子であって、| ||-V|||英半導体層上にZnTe層が備えられていることを特徴 とする半導体発光素子。

【請求項48】GaAs基板上にZnTe層が備えられている請求項47記載の半導体発光素子。

【請求項49】InP基板上にInGaAs層が備えられており、該InGaAs層上にZnTe層が備えられている請求項47記載の半導体発光素子。

【請求項50】GaAs基板上にAlxGa1-xAs(O(x≦1)層が 備えられており、該AlxGa1-xAs層上にZnTe層が備えられ ている請求項47記載の半導体発光素子。

【請求項51】III-V族半導体層上に形成されたZnTe層の厚さが該III-V族半導体に対する臨界膜厚以下であることを特徴とする請求項47記載の半導体発光素子。

【請求項52】GAAS基板上に形成された複数のII-VI族 半導体層からなる半導体発光素子であって、GAAS層上に BeTe層が備えられていることを特徴とする半導体発光素 子。

【請求項53】GaAs層上に形成されたBeTe層の厚さがGa

Asに対する臨界膜厚以下であることを特徴とする請求項 52記載の半導体発光素子。

[請求項54] III-V族半導体基板上に形成された複数のⅡ-VI族半導体層からなる半導体発光素子であって、 活性層に存在する結晶欠陥の密度を1×103cm-2未濃に低 減するようなパッファ層がⅡI-V族半導体層上に備えら れていることを特徴とする半導体発光素子。

10 あることを特徴とする開水項54記載の半導体発光素子。 【請求項56]p型III-V該半導体基板上に形成された複数のII-VI該半導体層からなる半導体発光素子であって、p型III-V技半導体層上に、Zn、Gd、BeおよびMeのうちの1種類以上の元素とS、SeおよびTeのうちの1種類以上の元素とからな54組以上の超格子パッファ層を有し、該パッファ層の少なくとも一部にTeを含むことを特徴とする半導体発光素子。

【請求項57】p型III-V族半導体基板上に形成された複数のII-VI族半導体層からなる半導体発光素子であっ

20 て、P型III-V狭半等体層上に、Zn、Cd、BeおよびNegのうちの1種類以上の元素とS、SeおよびFleのうちの1種類以上の元素とからなる1層以上の混晶層およびFl層以上のZn In層からなるバッファ層を有することを特徴とする半導体発光素子。

【請求項58】p型III-V族半導体基板上に形成された複数のII-VI族半導体層からなる半導体発光素子であって、p型III-V族半導体層に、1層以上のp型ZnSe層と1層以上のp型BeTe層からなるパッファ層を有することを特徴とする半選体を半塞よ、

【請求項59】請求項47~58のいずれかに記載の半導体 レーザと、前配半導体レーザから出射したレーザ光を記 録媒体に集光する集光光学系と、前記記録媒体からの反 射光を受光する光検出器とを備えていることを特徴とす る光ディスク装置。

【請求項60】前記レーザ光により、前記記録媒体の情報を読み取ることを特徴とする請求項59に配載の光ディスク装置。

【請求項61】前記半導体レーザの近傍に光検出器が設置されていることを特徴とする請求項59に記載の光ディスク装置。

【請求項62】前記光検出器はSiにより構成され、前記 Si表面に半導体レーザチップが設置されていることを特 徴とする請求項61に記載の光ディスク装置。

【請求項63】前記半導体レーザチップは、前記Si主面 に形成された凹部に配置され、前記半導体レーザから出 射したレーザ光は、前記Siに形成されたマイクロミラー により反射されて前記Si主面に対してほぼ垂直方向に進 むことを特徴とする請求項62に記載の光ディスク装置。

【請求項64】マイクロミラーの表面には金属薄膜が形 50 成されていることを特徴とする請求項63に記載の光ディ

40

スク基層

【請求項65】金属薄膜がAgあるいはAIからなることを 特徴とする請求項64に記載の光ディスク装備。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体発光素子およ びその製造方法に関するものであり、特に背級色領域の 光を放出するII-VI族化合物半導体レーザおよびこれを 用いた光ディスク装置に関する。

[0002]

【従来の技術】光ディスクの記録密度向上あるいはレー ザプリンタの経像度向上あるいは光計測機器 医療機器 等への応用を図るため、 資級色領域での発光が可能な半 導体発光素子、特に半導体レーザの研究開発が盛んに行 われている。このような短波長領域での発光が可能な材 料には、II-VI族化合物半導体が挙げられる。

[0003] 例之ばProceeding of the International Symposium on Blue Laser and Light Emitting Diodes (1996) 17~22頁には、7nMgBeSe混晶の分子線エピタキ シーおよびこれを用いた発光ダイオードについて記載さ れている。

【0004】またElectronics Letters32券 (1996) 552 ~553頁には、ZnMgSSe混晶を用いた従来の半導体レーザ およびその製造方法について記載されている。

【0005】n型GaAs基板上に、GaAsバッファ層、ZnSe バッファ層およびZnSSeバッファ層を介して、ZnCdSe単 一量子井戸活性層、ZnSSe光ガイド層、ZnMgSSeクラッド 層からなる分離閉じこめヘテロ構造が形成されている。 その上に、p型電極へのコンタクトとして、p型ZnSSeク ラッド層、p型ZnSeキャップ層、p型ZnSe/7nTe多重量子 井戸層、p型ZnTeコンタクト層が順次積層されている (コンタクトについて:特開平6-5920号公銀

【0006】以上の半導体積層構造の製造には分子線エ ピタキシーが用いられており、GaAsバッファ層を形成す るための第1の成長室と、ZnSeバッファ層からヵ型ZnTe コンタクト層までを形成するための第2の成長室と、第1 の成長室と第2の成長室を連結する基板移送室を備えた 装置が用いられている。そして、ZnSSeクラッド層まで メサストライプ状にエッチングした後、絶縁層を設けて 電流狭窄を行い、利得導波構造のレーザ素子としてい る。p側電極にはPd/Pt/Auを、n側電極にはInをそれぞれ 用いている。

【0007】このような素子について、波長514.7nmで の室温連続発振が達成され、20℃において出力1mWで1 01.5時間の連続発振寿命が報告されている。ZnSeバッフ ァ層を成長する前にGaAsバッファ層のAs安定化面にZn照 射を行うことにより、 GaAsバッファ層とII-VI族半導体 層との界面から発生する積層欠陥や転位を抑制し、素子 -2未満としている。

[8000]

【発明が解決しようとする麒麟】しかしながら、例えば Applied Physics Letters第16拳 (1994) 1331~1333頁 に記載されているように、 通電動作時に活性層中で暗点 欠陥や暗線欠陥が増殖し、素子の劣化を招いている。 【0009】一方、ZnSeを成長する前にGaAsエピタキシ ャル層にZnを照射することにより、積層欠陥の発生が抑 制されることがApplied Physics Letters第67巻 (199 10 5) 3298~3300頁やApplied Physics Letters第68巻 (19 96) 2413~2415頁等にも記載されている。積層欠陥は界 面におけるGa原子とSe原子との結合に起因しており、Zn を照射するとGa-Se結合形成が抑制されるので積層欠陥 が1×104cm-2程度の密度に減少すると解釈されている。 【0010】またZnSeやZnSSeの成長初期過程におい て、3次元成長を抑制するにはGaAsエピタキシャル層へ のTe照射が有効であることがProceeding of the Intern ationalSymposium on Blue Laser and Light Emitting Diodes (1996) 465~468頁に記載されている。これはTe が2次元核形成の触媒として作用し、Zn-Se結合やZn-S結 合の形成時にTeは容易に脱離し、SやSeと置換するため であると解釈されている。

【0011】しかしながら、SeやS等のVI族元素は蒸気 圧が高く、高真空下のII-VI族半導体成長室雰囲気にお いても多数のSe分子やS分子が存在するため、上述のい ずれの方法によっても、Ga-Se結合やGa-S結合の形成を 完全に阻止することは不可能であり、GaAsエピタキシャ ル層との界面から発生する結晶欠陥の密度は103cm-2台 以上となる。

【0012】また、InP基板上にZnCdMgSe系II-VI族半導 体を成長する試みが、電気学会研究会資料、電子材料研 究会EFM-95-21 (1995) 1~9頁に記載されている。InP基 板を用いた場合にもGaAs基板を用いた場合と同様に、界 面におけるII族原子とVI族原子との結合に起因して発生 する積層欠陥が結晶の劣化を引き起こすという問題があ

【0013】また、n型GaAs 基板とn型II-VI族半導体層 との界面にn型AlxGa1-xAs (O<x≤1) 層を挿入すること により、GaAsとZnSeの伝導帯不連続に起因する電子の障 壁が緩和され、発光素子の動作電圧が低減することが、 第43回応用物理学関係連合講演会講演予稿集 (1996) 第 3分冊、1073頁に記載されている。しかしながら、III-V 族半導体成長室においてGaAs基板にAlxGa1-xAs (O<x≤ 1) 層を形成した後に基板を移送し、II-VI族半導体成長 室においてII-VI族半導体を成長する場合、AlxGa1-xAs 表面が化学的に極めて活性であるため、移送中に不純物 が付着し、新たな結晶欠陥の発生要因になるという問題

【0014】II-VI族半導体レーザの素子寿命を実用レ 寿命に影響を与える活性層中の暗点欠陥密度を3×103cm 50 ベルまで伸長させるには、製造上の歩留まり確保という

•

観点も含めて、面積1×10-4cm2未満程度の電流注入領域 およびその周辺領域に結晶欠陥を全く存在させないこと が不可欠である。そのためには、結晶欠陥密度を1×103 cm-2未満に和削しなければならない。

【0015】本発明は、このような半導体結晶において、III-V族半導体とII-VI族半導体との界面に発生する 結晶大陥の密度を低減させることを目的とする。 100161

【腰題を解決するための手段】上配目的を遷成するため に、本発明の第1の発明によるヘテロエピタキシャル半 導体結晶は、III-V接半導体結晶上にZn1c層が形成され ており、その上に少なくとも1層以上のII-VI 旋半導体結 晶層が形成されている。前野構成においては、III-V族 半導体結晶がGA&であり、少なくとも1層以上のII-VI族 半導体結晶局が少なくとも2かおよびSeを構成元業とする ことが好ましい。また、III-V族半導体結晶上に形成さ れたZn1c層の厚さが版III-V族半導体結晶上に形成さ れたZn1c層の厚さが版III-V族半導体結晶上に形成さ

[0017] 第2の発明によるヘテロエピタキシャル半 場体結晶は、GaAs結晶上にBeTe-層が形成されており、そ の上に少なくともT層以上のII-VI族半導体結晶層が死成 されている。前記構成においては、II-VI族半導体結晶 層のうち少なくともT層以上がZMeBoSeからなることが 好ましい。また、GaAs結晶上に形式されたZnTe層の厚さ がGaAsに対する臨界機厚以下であることが好ましい。

[0018] 第3の発明によるヘテロエピタキシャル半 導体結晶は、III-V族半導体結晶上に形成されたII-VI族 半導体結晶層からなり、II-VI族半導体結晶とIII-V族半 導体結晶との界面から発生する結晶欠陥の西をE1×103 cm-2未満に低減するようなバッファ層がIII-V族半導体 結晶上に備えられている。前配構成においては、III-V 族半導体結晶上に形成されたバッファ層の厚さが該III-V族半導体結晶に対する臨界膜厚以下であることが好ま しい。

【0019】第4の発明による半導体結晶製造装置は、 分子線エピタキシーを用いる装置であって、III-1接半 郷体結晶を作製する第1の成長室と、III-1版半 様に発表して、III-1版半 様に製する第2の成長室と、前記第1の成長室と第2の成 長窓を連結する基板移送室を有し、前記第1の成長室内 にZnTo層を形成するための加熱が最近が備えられてい る。前記構成において、第1の成長室内に加を充填した 加熱蒸発額とTeを充填した加熱蒸発額が備えられている こと、あるいはZnTeを充填した加熱蒸発額が備えられていることが表した。

【0020】第5の発明による半導体結晶製造方法は、 分子線エピタキシーを用いて、第1の成長室においてGaA s基板上にGaAsエピタキシャル層を形成し、前EGBAS層 上にZnFa層を形成した後、基板移送室を経て第2の成長 室に搬送し、該第2の成長室において前配基板上にII-VI 族半導体結晶を形成する。 【0021】第6の発明による半導体結晶製造方法は、 分子線エピタキシーを用いて、第1の成長室においてInP 基板上にInGaAsエピタキシャル層を形成し、前配InGaAs 層上にZnTe層を形成した後、基板移送室を経て第2の成 長室に搬送し、該第2の成長室において前配基板上にII-VI能半翼広結晶を形成する。

10

【0022】第1の発明による半導体結晶製造方法は、 分子線エピタキシーを用いて、期 1の成長室においてGaA S基板上にGaAsエピタキシャル層を形成し、前記GaAs層 上にAl KGal→As(O<x≤1)層を形成し、前記Al KGal→As 層上にZnF回層を形成した後、基板移送室を経て第2の成 長室に搬送し、該第2の成長面において前記基板上にII-VI族半線体結晶を形成する。

[0023] 第8の発明による半導体結晶製造装置は、分子線エピタキシーを用いる装置であって、III-V族半 媒体結晶を作製する第1の成長室と、少なくとも2nfe層 を形成するための加熱蒸発振が備えられた第2の成長室 と、II-VI族半導体結晶を作製する第3の成長室と、前 記第1の成長室と第2の成長室と第3の成長室を連結する 基板移送室を有する。前部構成において、第2の成長室 内に少なくとも2nを充填した加熱蒸発振が備えられていることが好ま Lntenを充填した加熱蒸発振が備えられていることが好ま Ltv.

【0024】第9の発明による半導体結晶製造方法は、 分子線エピタキシーを用いて、第1の成長室においてGBA 毛紙板上にGBASエピタキシャル層を形成した後、基板移 送室を経て該基板を解2の成長室に機送し、前距GBAS層 上に少なくとも2/16層を形成した後、基板移送室を経て 該基板を第3の成長室に搬送し、該基板上にII-VI族半導 体結晶を形成する。

【0025】第100発明による半導体結晶製造方法は、 分子線エピタキシーを用いて、第10成長底においてInP 基板上にInGaAsエピタキシャル層を形成した後、基核 送室を経て該基板を第20成長室に撥送し、前記InGaAs 層上に少なくとも2nTe層を形成した後、基板移送室を経 て該基板を第300成長室に撥送し、該基板上にII-VI族半 環体結晶を形成する。

【0027】第11の発明による半導体結晶製造装置は、 50 分子線エピタキシーを用いる装置であって、GaAs結晶を 作制する第1の成長窓と II-VI 族半邁体結晶を作製する 第2の成長室と、前記第1の成長室と第2の成長室を連結 する基板移送室を有し、前記第1の成長室内に、Beを充 填した加熱蒸発源およびTeを充填した加熱蒸発源の少な くともいずれか一方が備えられている。

【0028】第12の発明による半導体結晶製造装置は、 分子線エピタキシーを用いる装置であって、GaAs結晶を 作製する第1の成長室と、Beを充填した加熱蒸発源およ びTeを充填した加熱蒸発源の少なくともいずれか一方が 備えられている第2の成長室と、II-VI族半導体結晶を作 製する第3の成長室と、前記第1の成長室と第2の成長室 と第3の成長室を連結する基板移送室を有する。

【0029】第13の発明による半導体結晶製造方法は、 分子線エピタキシーを用いて、GaAs基板上にGaAsエピタ キシャル層を形成し、前記GaAs層上にBe分子線を照射し た後、II-VI族半導体結晶を形成する。

【0030】第14の発明による半導体結晶製造方法は、 分子線エピタキシーを用いて、GaAs基板上にGaAsエピタ キシャル層を形成し、前記GaAs層上にTe分子線を照射し た後、II-VI族半導体結晶を形成する。

【0031】第15の発明による半導体結晶製造方法は、 分子線エピタキシーを用いて、GaAs基板上にGaAsエピタ キシャル層およびBeTe層を介してII-VI族半導体結晶を 形成する際、II-VI族半導体結晶を作製する成長室とは 異なる成長室でBeTe層を作製する。

【0032】第16の発明による半導体結晶製造装置は、 分子線エピタキシーを用いる装置であって、III-V族半 導体結晶を作製する第1の成長室と、II-VI族半導体結晶 を作製する第2の成長室と、前記第1の成長室と第2の成 長室を連結する基板移送室を有し、前記第1の成長室内 にZnSe層を形成するための加熱蒸発源が備えられてい る。前記構成において、第1の成長室内にZnを充填した 加熱蒸発源とSeを充填した加熱蒸発源が備えられている こと、あるいはZnSeを充填した加熱蒸発源が備えられて いることが好ましい。また、第1の成長室内において、 基板保持部とSeを充填した加熱蒸発源との間に、あるい は基板保持部とZnSeを充填した加熱蒸発源との間に分子 線を遮断するバルブ機構が備えられていることが好まし い。

【0033】第17の発明による半導体結晶製造方法は、 分子線エピタキシーを用いて、第1の成長室においてGaA s基板上にGaAsエピタキシャル層を形成し、前記GaAs層 上にZnSe層を形成した後、基板移送室を経て第2の成長 室に搬送し、該第2の成長室において前記基板上にII-VI 族半導体結晶を形成する。

【0034】第18の発明による半導体結晶製造方法は、 分子線エピタキシーを用いて、第1の成長室においてInP 基板上にInGaAsエピタキシャル層を形成し、前記InGaAs 層上にZnSe層を形成した後、基板移送室を経て第2の成 長室に搬送し、該第2の成長室において前配基板上にII- 50 導体発光素子であって、GaAs層上にBeTe層が備えられて

VI族半導体結晶を形成する。

【0035】第19の発明による半導体結晶製造方法は、 分子線エピタキシーを用いて、第1の成長室においてGaA s基板上にGaAsエピタキシャル層を形成し、前記GaAs層 トにAlxGa1-xAs (O<x≤1) 層を形成し、前記AlxGa1-xAs 層トにZnSe層を形成した後、基板移送室を経て第2の成 長室に搬送し、該第2の成長室において前記基板上に11-VI族半導体結晶を形成する。

12

【0036】第20の発明による半導体結晶製造装置は、 分子線エピタキシーを用いる装置であって、III-V族半 選体結晶を作製する第1の成長室と、ZnSe層を形成する ための加熱蒸発源が備えられた第2の成長室と、II-VI族 半導体結晶を作製する第3の成長室と、 前記第1の成長 室と第2の成長室と第3の成長室を連結する基板移送室を 有する。前記構成において、第2の成長室内にZnを充填 した加熱蒸発源とSeを充填した加熱蒸発源が備えられて いること、あるいはZnSeを充填した加熱蒸発源が備えら れていることが好ましい。また、第2の成長室内におい て、基板保持部とSeを充填した加熱蒸発源との間に、あ るいは基板保持部とZnSeを充填した加熱蒸発源との間に 分子線を遮断するパルブ機構が備えられていることが好 ましい。

【0037】第21の発明による半導体結晶製造方法は、 分子線エピタキシーを用いて、第1の成長室においてGaA s基板上にGaAsエピタキシャル層を形成した後、基板移 送室を経て該基板を第2の成長室に搬送し、前記GaAs層 上にZnSe層を形成した後、基板移送室を経て該基板を第 3の成長室に搬送し、前記ZnSe層上にII-VI族半導体結晶 を形成する。

[0038] 第22の発明による半導体結晶製造方法は、 30 分子線エピタキシーを用いて、第1の成長室においてInP 基板 トに InGaAsエピタキシャル層を形成した後、基板移 送室を経て該基板を第2の成長室に搬送し、前記InGaAs 藩 トに7nSe層を形成した後、基板移送室を経て該基板を 第3の成長室に搬送し、前記ZnSe層上にII-VI族半導体結 晶を形成することを特徴とする半導体結晶製造方法。 【0039】第23の発明による半導体発光素子は、|||-V族半導体基板上に形成された複数のII-Vi族半導体層か らなり、111-V族半導体層上にZnTe層が備えられてい

る。前記構成においては、GaAs基板上にZnTe層が備えら れていること、あるいはInP基板上にInGaAs層が備えら れており、該InGaAs層上にZnTe層が備えられているこ と、あるいはGaAs基板上にAlxGa1-xAs (O<x≦1) 層が備 えられており、該AlxGa1-xAs層上にZnTe層が備えられて いることが好ましい。また、III-V族半導体層上に形成 されたZnTe層の厚さが該111-V族半導体に対する臨界膜 厚以下であることが好ましい。

【0040】第24の発明による半導体発光素子は、GaAs 基板上に形成された複数のII-VI族半導体層からなる半

(8)

いる。前記構成においては、GaAs層上に形成されたBeTe 層の厚さがGaAsに対する臨界膜厚以下であることが好ま しい。

【0041】第25の発明による半導体発光素子は、III-V接半導体基板上に形成された複数のII-VI族半導体層か らなり、活性層に存在する結晶欠陥の密度を1×103cm-2 未満に低減するようなパンファ層がII-V族半導体層上 に備えられている。前配構成においては、III-V族半導 体層上に形成されたパンファ層の厚さが該II-V族半導 体層大の対する服界聴原以下で7層の厚さが該II-V族半導 体に対する服界聴原以下で7層の厚さが該II-V族半導

[0042] 第26の発明による半導体発光素子は、P型II-V族半導体系板上に形成された複数のII-VI族半導体層からなり、P型III-V族半導体層上に、Zn、Cd、BeおよびMeのうちのI種類以上の元素とからなるI組以上の超格子バッファ層を有し、該バッファ層の少なくとも一部にTeを含む。
[0043] 第27の発明による半導体発光素子は、P型II-V域半導体を上帯がより上半板を入まっては、中型II-V域半導体を

II-V族半導体基板上に形成された複数のII-VI族半導体 層からなり、p型III-V族半導体層上に、Zn、Cd、Beおよ UNgのうちの1種類以上の元素とS、SeおよびTeのうちの 1種類以上の元素とからなる1層以上の混晶層および1層 以上のZnTe層からなるパッファ層を有する。

【0044】第28の発明による半導体発光素子は、p型I II-V族半導体基板上に形成された複数のII-VI族半導体 層からなり、p型III-V族半導体層上に、1層以上のp型Zn Se層と1層以上のp型BeTe層からなるパッファ層を有す ス

【0045】 第29の発明による光ディスク装置は、第23~28のうちいずれかの発明による半環体レーザと、前記半環体レーザルを記録媒体に集光する集光光学系と、前記犯録媒体からの反射光を受光する集光光学系と、前記犯録媒体からの反射光を受光するまた。対象はないで、レーザ光とより記録媒体の情報を読み取ること、半導体レーザの近傍に光検出器は51により構成され、S1表面に半導体レーザチップが設置されていること、半導体レーザチップが設置されていること、半導体レーザチップが設置されたマイクロミラーにより反射されてS1主面に対してほぼ垂直方向に進むこと、マイクロミラーの表面には全属薄膜が形成されていること、および、金属薄膜が4点あるいはAIからなることが好きしい。

[0046]

【発明の実施の形態】以下本発明によるヘテロエピタキ シャル半導体結晶、その製造方法、その製造装置、半導 体発光素でおよびこれを用いた光ディスク装置の実施の 形態を詳細に説明する。

【0047】 (実施の形態1) 図1は第1の発明による ヘテロエピタキンル半導体結晶の実施の形態を模式的 に示す構造断面図である。半絶縁性GaAs (100)基板101上 に、GaAsバッファ層103、ZnTeバッファ層103、ZnSeバッ 14 ファ暦104 n型ZmMeSSe暦105が順次積層されている。

20048] 基板として用いるIII-V販化合物半導体結晶は本実施の形態で示したGeAs以外に、InP、GeP、InGe As等が挙げられる。基板の電準型については、n型、p型あるいは半路線性であってもよい。基板面方位については本実施の形態では(100)面を用いたが、(100)面から[111]ああるいは[111]8方向、傾斜した面を用いてもよい。例えば、[111]8方向へ15.8★傾斜した(511)8面を用いることができる。

10 [0049] 基板上にエピタキシャル成長されるII-VI 族化合物半導体結晶の組成は、基板との界面でミスフィ ット転位が発生しないよう、基板にほぼ格子整合する組 成を選ぶことが好ましい。GaAs、InGaAsはびGBP基板 の場合には、例えばZnMgSSe系やZnMgBeSe系が選ばれ る。InP基板の場合には、例えばZnCdMgSe系やZnMgSeTe 系が選ばれる。また、基板との格子不整の大きい組成を 用いる場合は、その層の厚さが臨界膜厚を越えないよう に選ぶことが好ましい。

[0050] GaAsバッファ層102は、原子配列のレベル 20 で装面を平坦化し、その上に積層されるII-VI族化合物 半導体の結晶欠陥の密度を低減し、高品質なヘテロエピ タキシャル結晶を得るために設けられる。厚さは例えば 0.3mmである。P型下純物としては例えばSIが、P型不純 物としては例えばZnが用いられる。

【0051】ZnTeパッファ層103は、II-VI族化合物半導体の成長初期過程において成長雰囲気中のSPSeが直接0 AASパッファ層102に付着してGa-Se結合やGa-S結合を形成して結晶の結合を形成してがある。ZnTeは格の子をはいたでするのを防ぐために設けられる。ZnTeは格の子を繋が0.61024mであり、GaASに対して+7.9%の格子不整があるため、離界膜甲は5rmつまり16分子層程度である。そのためZnTeパッファ層103の厚さは、例えば1.2mつまり4分子層に選ばれる。

[0052] ZnSeバッファ層104は、その上に形成されるn型ごnkgSse層105の成長初期過程において2次元核生成・成長を促進させるために設けられる。ZnSeは格子定数が0.56693mmであり、GaAsに対して+0.28%の格子不整があるため、臨界膜厚は150m程度である。そのためZnSeバッファ層104の厚さは、例えば30mmに選ばれる。

【0053】 n型ZnMgSSe層 165の組成は地流風影比0.1、S 混晶比0.2であり、この組成を有するZnMgSselはGaAsと格 子整合する。また、監復でのバンドギャップは2.66eVで ある。ZnMgSSeはその組成を選ぶことにより、GaAsと格 子整合させながら、バンドギャップを2.7eUから3.1eV程 度の間で変化させることができる。n型ZnMgSSe層 105の 厚さは例えば1.5mm、有効ドナー密度は例えば3×1017cm -3であり、n型不動物としては例えばGIが用いられる。 本実施の形態ではこの層のかA型不純物を添加したが、 フォトルミネッセンススペクトルや電光顕微鏡による結 フォトルミネッセンススペクトルや電光顕微鏡による結

50 晶品質の評価を容易に行うためであり、この層に限らず

40

各層の不純物はn型であっても、p型であっても、また無 添加であってもかまわず、不純物密度が1019cm-3程度以 下であれば結晶品質の低下はない。

【0054】上配へアロエビタキシャル半導体結晶の製造方法としては、分子線エビタキシー(以下、MBEと略す)法や有機金属気相成長(以下、MDFEと略す)法や有機金属気相成長(以下、MDFEと略す)法が挙げられる。1mm/阳度の成長速度を用いた場合、ZnTeバッファ層103は5~10秒以内で形成されることになるが、層原の制御に表時間の制御により十分なされる。分子層あるいは原子層レベルを構密な制御が必要な場合は、高速電子線回折による成長装面のモニタや、原子層エビタキシー(以下、MEと略す)法あるいはマイグレーションエンハンストエビタキシー(以下、MEEと略す)法を適宜供用することができる。

[0055] 上記構成のヘテロエピタキシャル半導体結晶の表面を蛍光顕微鏡により観察したところ、結晶欠陥に起因する非発光領域が暗点として存在し、その密度は4、3×102cm-2であった。また、0.2%プロムメタノールまたは濃塩酸で結晶表面をエッチングしたところ、エッチビットが観察され、その密度は前述の暗点密度と一致20した。エッチビットを透過電子顕微鏡で観察したところ、II-VI半導体圏と個私層との界面から発生し、(111)面上に[011]方向に伸びる積層欠陥対が存在した。

[0056]一方、比較のため、図2に構造を示したZnT eバッファ層のない従来構成のヘテロエピタキシャル半 等体結晶に対して同様の評価を行ったところ、同様の積 層欠陥が存在し、その密度は3.6×100cm-2であった。ま た、室温におけるパンド端発光強度を比較すると、本発 明によるヘテロエピタキシャル半場体結晶の方が約2.8 個大きかった。なお、2結晶が展ロッキングカーブの半値 幅はいずれも20arc secであった。

[0057] TeがSeやSと異なり積層大陥の発生を抑制 する理由は定かではないが、TeはSやSeiに比べて蒸気圧 が低いこと、また積層で振めの被となる可能性のあるGa-T e結合は、Ga-S結合やGa-Se結合に比べて結合エネルギー が小さく、化学的に不安定であること等から、Ga-Te結 合が形成されにくいためであると考えられる。

[0058]以上のことから、本実施の形態によれば、 II-VI族半導体へテロエピタキシャル結晶の領層欠陥密 度を低咳させることができる。そのため、これらの結晶 を応用して構成される発光ダイオード、半導体レーザ、 光変調器、非熱形光学業子、光スイッチ、フォトダイオ ード、その他の受発光素子等のオプトエレクトロニクス 素子は、動作中の劣化が抑制され高い信頼性を得ること ができる。

【0059】(実施の形態2)第2の発明によるヘテロエ ビタキシャル半導体結晶は、前規の図1に示したヘテロ エピタキシャル半導体結晶にはけるZnTeパッファ層103 の代わりにBeTeパッファ層が、またn型ZnMgSSe層105の 代わりにn型ZnMgBeSe層が積層されているものである。 16 [0060]以下、第2の発明によるヘテロエピタキシ ャル半導体結晶の実施の形態として、前述した実施の形態!と異なる点についてのみ述べる。

【0061】BeTeパッファ層は、II-VI族化合物半導体の成長初期過程において成長寮開気中の8や58が直接BaAのパッファ層に付着してGe-Se結合やGe-S結合を形成して結晶欠陥となり、ヘテロエビタキシャル結晶の結晶品質が低下するのを防ぐために設けられる。BeTeは格子定数が0.58269mであり、GaAsに対して一0.47%の格子不整があるため、臨界展厚は90m程度である。そのためBeTeパッファ層の厚さは、例えば20mに選ばれる。

[0062] n型Z-MgBoSe層の組成はMg流晶比0.1、Be混晶比0.1であり、この組成を有するZ-MgBoSeはGaAeとほぼ格予整合する。また、窓温でのパンドギャップは2.89 eVである。Z-MgBoSeはその組成を選ぶことにより、GaAsと格予整合させたがら、パンドギャップを2.7e/から3.2 eV程度の間で変化させることができる。n型Z-MgBoSe の厚さは例えば1.5mm、有効ドナー密度は例えば5×1017 cm-3であり、n型不幅98としては例えばCiが用いられる。

[0063]上記構成の半導体結晶について実施の形態 1で述べた結晶欠陥の評価を行ったところ、積層欠陥密 度は6.7×102cm-2であった。

【0064】BeTeがZnSe等と異なり積層欠陥の発生を抑制する理由は定かではないが、TeはSやSeit比べて蒸気 圧が低いこと、また積層欠陥の核となる可能性のあるGa-Te結合には、Ga-Te結合やGa-Se結合に比べて結合エネルギーが小さく、化学的に不安定であること、またBeはZnに比べて付着係数が高いこと等から、Ga-Te結合が形成されにくいためであると考えられる。また、II-VI族非常体はイオン結合性が高く、積層で陥生成エネルギーが低いために積層欠陥が発生しやすいと考えられるが、Beは東右結合性が高いので、積層欠陥の発生を抑制する効果表結合性が高いので、積層欠陥の発生を抑制する効果

[0065] なお、実施の形態|および2で述べたZnleパッファ層および80では、マファ層以外にも、||一V|放半導体結晶と||一V|放半導体結晶との発面から発生する結晶 大陥の密度を1×103cm-2未満に低減する作用を有するパッファ層材料があれば、それを|||一V|炭半導体結晶上に備えることができる。

【0066】(実施の形態3) 図3は第4の発明による半 導体結晶製造装置 (MBE装置) の実施の形態を構实的に 示す概念図である。このMBE装置は、ロードロック室30 1、III-V族半導体成長室304により構成される。各室はゲートバ ルブにより仕切られており、それぞれに排気装置を備 え、ロードロック室301を除いて真空度は10-1070rr台に 保たれる。成長室は少なくとも基板保持加熱機構305と 加熱蒸発節306~312を備えており、さらに高速電子練回 50 折像観察装置、発電ガス分析設置おど基板程度の測定

手段等も付加される。

【0067】例えば、図1に示したヘテロエピタキシャル半導体結晶を製造するためには、111-1版半導体成長 底302には何以1608を充填した加熱蒸発源308、Asを充填 した加熱蒸発源307およびZnTeを充填した加熱蒸発源308 が個えられ、11-11版半導体成長室304には例えばZnSeを 充填した加熱蒸発源309、ZnSを充填した加熱蒸発源31 0、触を充填した加熱蒸発源311 の、触を充填した加熱蒸発源311 の、触を充填した加熱蒸発源311 などのでは、111-1 版半導体成長室302にZnTeを充填した加熱蒸発源38を個 えたが、この代わりにZnTeが填した加熱蒸発源342が16 を充填した加熱蒸発源342が16を充填した加熱蒸発源342が16 に、11-1/版半導体成長室304におけるZnSeを充填した加 熱蒸発源309やZnSe充填した加熱蒸発源310の代わり に、Znを充填した加熱蒸発源300や之nSe充填した加熱蒸発源300やZnSe充填した加熱蒸発源300やZnSe充毛填した加熱蒸発源300やZnSe充充度した加熱蒸発源310の代わり に、Zne充填した加熱蒸発源300を充填した加熱蒸

発源や3を光域した加熱蒸発源を備えてもかまわない。 【0068】こめ肥芸蔵では、III-V族半導体成長監3 において基板上にIII-V族半導体結晶を形成した直後、 Te以外のVI族分子が存在しない雰囲気中でZnTe層を形成 することができるので、III-VI族半導体とGakeとの界面 におけるGa-Sci合マGa-Sei合の形成を阻止し、これら に起因する積層欠陥の発生を抑制できる。

[0069] なお、III-V族半導体に対して口族元素は2型不純物として、またり族元素は1型不純物として作用するので、III-V族半導体成長室に目接およびVI族の加熱蒸発膜を備えることは不純物を度制物に関して懸念されるが、例えばII-VI族半導体発光素子におけるIII-V族半導体・ソファ層の不純物密度制御に関しては全く問題ないことを確認した。

【0070】 (実施の形態4) 第5の発明による半導体結 晶製造方法 (MEC法) を、図に示したヘテロエピタキシ ホル半導体結晶の製造に即して図3を用いて説明する、 基板には半絶縁性GaAs (100) 基板101を用いた。基板はロ ドロック窓301において350°Cでプリベークされた後、 転板移造窓303を経てIII-V族半導体成長窓302に搬送される。III-V族半導体成長窓302において、Asを充填した 加熱窓差額307よりAs分子線を照射しながらGaAs基板101 を約600℃まで加熱して自然酸化膜の除去を行った後、G aおよじAs分子線を照射することによりGaAsペッファ層1 02 (層厚0、3mm)を成長させた。GaおよびAs分子線強度 をそれぞれる×10-7およびI×10-51のrとし、基板温度を 500°とした。吸長速度は0 mm/rであった。

【0071】GaAsバッファ層102の成長後、基級復度を2 70℃までドげてGaAsバッファ層102の表面にZnTeを充填 した加熱蒸発源308から分子線を照射することにより、Z nTeバッファ層103(層單1.2mm)を形成した。加熱蒸発 源308からの分子線独度は1×10−7Torr、成長時間に5秒 間とした。表面再構成構造はGaAsのAs安定化面を示す(2 ×4)構造からZnTeの成長開始と同時に Te安定化面を示 す(2×1)構造に変化することが高速電子線回折により確 50 認された。

(10)

【0072] GaAsバッファ層102およびZnTeバッファ層103を形成した基板10を基板移送室303を経て11-V1族半等体成長室304に搬送した。基板移送室303の真空度は1×10-10forrであった。11-V1族半等体成長室304において、ZnTeバッファ層103上にZnSeバッファ層104 (層厚30mm) および小型ZnMigSSe層105 (層厚1.5mm、有効ドナー密度3×1017cm-3) を預層した。型工制物原料としてZnCl2を用いた。四型ZnMigSSe層105成長中の基板温度は290元、成長速度は200元mm/hとした。一般15、MBE接による11

 C、成長速度は0.7mm/hとした。一般に、MBE法によるII -VI族半導体結晶成長中の基板温度は200~350℃に維持 されることが好ましく、成長速度は0.4~3.0 mm/hが好ましい。

【0073】上記構成の半導体結晶の積層欠陥密度は4. 3×102cm-2であった。

(実施の形態5) 第6の発明による半導体結晶製造方法に より図4に示したヘテロエピタキシャル半導体結晶を成 長させた。基板には半絶縁性InP(100)基板401を用い た。基板はロードロック室において350℃でプリベーク された後、基板移送室を経てIII-V族半導体成長室に搬 送される。III-V族半導体成長室には加熱蒸発源としてI n、Ga、AsおよびZnTeが備えられている。Asを充填した 加熱蒸発源よりAs分子線を照射しながらInP基板401を52 0℃まで加熱して自然酸化膜の除去を行った後、In、Ga およびAsの分子線を照射することによりInGaAsバッファ 層402 (層厚0.5mm)を成長させた。In混晶比は0.47であ り、この組成はInPとほぼ格子整合する。InGaAsパッフ ァ層402は、原子配列のレベルで表面を平坦化し、その 上に積層されるII-VI族化合物半導体の結晶欠陥の密度 を低減し、高品質なヘテロエピタキシャル結晶を得るた めに設けられる。 In、GaおよびAs分子線強度はそれぞれ 3×10-7、3×10-7および1×10-5Torrとした。

[0074] InGaAsバッファ陽402の成長後、基板處度を300℃まで下げてInGaAsバッファ陽402の改画にZnieを 充填した加熱蒸発源から分子線を照射することにより、 Znieバッファ陽403を形成した。ZnieはInPiに対して十4、 0%の格子不整があるため、陰界膜厚は10m程度である。そのためZnieバッファ陽403を発表した。 まり10分子層に遺ばれる。加熱蒸発源からの分子線強度は1×10-Tior、成長時間は25秒間とした。表面再構成 構造は1nGaAsの(2×4)構造からZnieの成長開始と同時に Te安定化面を示す(2×1)構造に変化することが高速電子線回板により強限された。

【0075】Infakxバッファ層402はよびZnTeバッファ 層403を形成した基板401を基板移送室を経てII-VI族半 導体成長室に横送した。基板移送室の真空度は1×10-10 Torrであった。II-VI族半導体成長室には加緊蒸発弧と して例えばZnSe、Cd、MgおよびZnC12が備えられてい る。II-VI族半導体成長室において、ZnTeバッファ層403 上にZnSeパッファ層404およびn型ZnCMMsを層405を増層 วก

した。ZnSeバッファ層404は、その上に形成されるn型Zn MgCdSe層405の成長初期過程において2枚元核生成・成長 を促進させるために設けられる。ZnSoはInPに対して一 3.4%の格子不整があるため、臨界膜厚は12mm程度であ る。そのためZnSeバッファ層404の厚さは、例えば7mmに 測ばれる。

【0076】n型ZnCdMgSe層405の組成はCd混晶比0.38. 版混晶比0.27であり、この組成を有するZnCdMgSeit InP と格子整合する。また、室温でのバンドギャップは2.5e ソである。ZnCdMgSeitその組成を選ぶことにより、InPと 格子整合させながら、バンドギャップを2.2eが56.2 9eV 程度の間で変化させることができる。n型ZnCdMgSe層405 の厚きは例えば1.5mm、有効ドナー密度は例えば2×1071 cm-3である。n型不純物原料にはZnCl2を用いた。本実施 の形態ではこの層のZn型不純物を影加したが、フォト ルミネッセンススペクトルを選近顕微鏡による結晶最少 の呼低を容易に行うためであり、この層に限らず各層の 不純物は回であっても、p型であっても、また無添加で あってもかまわず、不純物密度が1019cm-3程度以下であ れば結晶品質の低下はない。

【0077】上記構成の半導体結晶について実施の形態 1で述べた結晶欠陥の評価を行ったところ、積層欠陥密 度は7.3×102m-2であった。

【0078】(実施の形態6)第7の発明による半導体結晶製造方法により図5に示したヘテロエピタキシャル半 場体結晶を成長させた。基板に江半総鉄性6aka(100)基 板501を用いた。基板村立一ドロック室において350°Cでプリベークされた後、基板移送金を経て111-1/実件事体が最上室に搬送される。111-2/実件導体成長室には加熱蒸発験として41、Ga、As、2かおよび1のが備えられている。As分子線を限射しなが50aka基板501を約600°Cまで加熱して自然酸化膜の除去を行った後、GaおよびAs分子線を限射することによりGakaパッファ層(502 個軍0.3mm)を成長させた。31き続き41、GaおよびAs分子線を照射することにより16akaパッファ層(502 個軍0.3mm)を成長させた。31き続き41、GaおよびAs分子線を照射することにより16akaパッファ層(502 個軍0.3mm)を成長させた。41歳曲比は0.3である。

【0079】AIGAASパッファ層503の成長後、基板温度 を300℃まで下げてAIGAASパッファ層503の表面にZnおよ びTe分子線を照射することにより、ZnTeパッファ層504

《簡厚1.2mm)を形成した。成長時間は10秒間とした。 要面再構成構造はAlGAAの(2×4)構造からZnTeの成長開 めと同時に「を安定化面を示す(2×1)構造に変化するこ とが高速電子線回折により確認された。また本実施の形 態においては、ZnTeパッファ層504の成長用原料としてZ nEよいでも思いているので、Zn分子線とTe分子線を交 互に供給してZn原子層とTe原子層をTef ずつ成長させる LE法あるいはMEE法により原子層レベルで精密にパッフ ア層を成長させることができる。以上の方法により化学 的に活性なAlGAAを裏面がZnTefeによって不活性化される ため、基板機送中に起こる汚染子純物の付着が抑制さ 20 れ、II-VI族半導体とAIGAAsとの界面における積層欠陥 の発生を抑制することができる。

【0081】上記構成の半導体結晶について実施の形態 1で述べた結晶欠陥の評価を行ったところ、積層欠陥密 度は8.5×102cm-2であった。

【0082】(実施の形態7)図6は第8の発明による半 導体結晶製造装置の実施の形態を模式的に示す概念図で ある。このMBE装置は、ロードロック室601、III-V族半 等体成長室602、基板移送室603、Znfe成長室604およびI I-VI族半導体成長室605により構成される。各室はゲー トバルブにより仕切られており、それぞれに跡気装置を 館え、ロードロック室601を除いて真空度は10-1070rf に保たれる。成長室は少なくとも基板保持加熱機構606 と加熱蒸発機607~613を備えており、さらに高速電子線 即折機観察装置、発留ガス分析装置および基板温度の制 定手段等も付加される。

【0083】例えば、図1に示したヘテロエピタキシャ ル半導体結晶を製造するためには、111-V族半導体成長 率602には例えばGaを充填した加熱蒸発源607およびAsを 充填した加熱蒸発源608が備えられ、ZnTe成長室604には 例えばZnTeを充填した加熱蒸発源609が備えられ、II-VI 族半導体成長室605には例えばZnSeを充填した加熱蒸発 源610、ZnSを充填した加熱蒸発源611、Mgを充填した加 熱蒸発源612およびZnC12を充填した加熱蒸発源613が備 えられる。本事施の形態では、ZnTe成長率604にZnTeを 充填した加熱蒸発源609を備えたが、この代わりにZnを 充填した加熱蒸発源およびTeを充填した加熱蒸発源を備 えてもかまわない。また同様に、II-VI族半導体成長室6 05におけるZnSeを充填した加熱蒸発源610やZnSを充填し 40 た加熱蒸発源611の代わりに、Znを充填した加熱蒸発源 およびSeを充填した加熱蒸発源やSを充填した加熱蒸発 源を備えてもかまわない。

【0084】このMBE装置では、III-V族半導体成長室60 2において基板上にIII-V族半導体結晶を形成した後、V 族分子およびTe以外のVI族分子が存在しない雰囲気中で ZnTe偏を形成することのできるZnTe成長室604へ基板を 搬送できるので、II-VI族半導体とGaAsとの界面におけ るGa-Se結合やGa-S結合の形成を阻止し、これらに起因 する積層を陥め発名を抑制できる。

50 【0085】なお、ZnTe成長室604にZnTe成長用以外の

加熱蒸発源を備えてもよい。例えばZnSeを形成するため に、ZnSeを充填した加熱蒸発源を備えることができる。 このとき、ZnTe成長遊604の芽囲気中にSe分子を存在さ せないよう、基板保持加熱機構606とZnSeを充填した加 熱蒸発源との間にSeの分子熱を遮断するバルブ機構を設 けることが好ましい。

【0086】(実施の形態8)第9の発明による半導体結晶製造方法を、図1に示したヘテロエピタキシャル半導体結晶の製造に即して図6を用いて説明する。基板にロック塞601において350℃でプリペークされた後、基板移送室603を経て111−V族半導体成長室602に対いて、48を充填した加熱蒸発間608よりAs分手線を照射しながらGaAS基板101を約600℃まで加熱して自然酸化吸の除去を行った後、GaおよびAs分子線を照射することによりGaAsバッファ層102(層 原0、3mm)を成長させた。GaおよびAs分子線強度をそれでれたメ10-7および11-715-1501とし、基板強度をそうのでとした。成長速度は0、9mm/nであった。

[0087] GaAsバッファ帰102を形成した基板101を基 板移送室603を軽でZnFa成長室604に搬送した。基板移送 窓603の真空度は1×10-10Torrであった。基板限度270℃ でGaAsバッファ帰102の要面にZnFeを充填した加熱蒸発 源609から分子線を照射することにより、ZnTeバッファ 層103 (帰庫1.2mm) を形成した。加熱蒸発源609からの 分子鏡独度は11×10-7Torr、成長時間は6秒間とした。要 面再構成構造はGaAsの(2×4)構造からZnTeの成長開始と 同時に(2×1)構造に変化することが高速電半線回折に 19確認された。

[0088] ZnTeバッファ層103を形成した基板101を基 板移送金603を経て11-V1族半導体成長金605に搬送し、 た。11-V1族半線体成長金605において、ZnTeバッファ層 103上にZnSeバッファ層104(層電30mm)およびn型ZnMeS Se層105 (層曜1.5mm、有効ドナー密度3×1017cm-3) を 機層した。n型不純物原料としてZnC12を用いた。n型ZnM gSSe層105成長中の基板複度は290℃、成長速度は0.7mm/

hとした。 【0089】上記標成の半導体結晶について実施の形態 1で述べた結晶欠陥の評価を行ったところ、積層欠陥密 度は3.6×102m-2であった。

[0090] (実施の形態9) 第10の発明による半期体 結晶製造方法により図4に示したヘテロエピクチンイル 半導体結晶を放長させた。基板には半絶縁性 ln P (100) 基 板401を用いた。基板はロードロック室において350℃で プリベークされた後、基板移送室を経て111-7度半準体 成長室に搬送される。111-7度半導体の変態には加熱策 発顔としてIn、GaおよびAsが備えられている。Asを充填 した加熱蒸発源よりAs分子線を照付しながら1n予基板401 を520℃まで加熱して自然酸化膜の除去を行った後、1 n、GaおよびAsの分子線を照射することにより InGaAsバ 22 -> t. ボミキナナ In温易せけ0 4

ッファ層402 (層厚0.5mm)を成長させた。In混晶比は0.4 7であり、この組成はInPとほぼ格子整合する。In記編をバ ッファ層402は、原子配列のレベルで表面を平坦化し、 その上に積層されるII-VI族化合物半導体の結晶大路の 密度を低減し、高品質なヘテコエピタキシャル結晶を るために設けられる。In、GaおよびAs分子線強度はそれ

ぞれ3×10-7、3×10-7および1×10-57orrとした。
[0091] InGabasパンファ層402を形成した基板の1を基板移送室を種でZDTe成長窓に映送した。基板移送室の
20 真空度は1×10-101orrであった。ZnTe成長室には加熱蒸発源として例えばZnおよびTeが備えられている。InGaAsパッファ層402の接面にZnを充填した加熱蒸発源および「eを充填した加熱蒸発源があるZnもよびTe分子線を照射することにより、ZnTeパッファ層403(層厚3rm)を形成した。基板温度は270℃、成長時間は15秒間とした。表面再構成構造はInGaAsの(2×4)構造からZnTeの成長開始と同時に(2×1)構造に変化することが高速電子線回折により確認された。

[0092] ZnTeバッファ層403を形成した基板401を基板移送室を経てII-VI 該半導体成長室に搬送した。II-VI 族半導体成長室に開送した。II-VI 族半導体成長室には加熱蒸発源として何えばZnSe、Cd、触はおよびZnC12が備えられている。II-VI 族半導体成長室において、ZnTeバッファ層403上にZnSeバッファ層404(層厚7mm)およびA型ZnCdMs5e層405(層厚1.5mm、有効ドナー密度2×1017cm-3)を預層した。n型不純物原料にはZnC12を用いた。

[0093]上記構成の半導体結晶について実施の形態 1で述べた結晶欠陥の評価を行ったところ、積層欠陥密 度は6.2×102m-2であった。

[0094] (実施の形態10) 第11の発明による半導体 結晶製造装置は、前掲の図3に示た上半導体結晶製造装 置におけるZnieを充填した加熱蒸発頭308の代わりにBe を充填した加熱蒸発源およびTeを充填した加熱蒸発源 が、ZnSを充填した加熱蒸発源310の代わりにBeを充填し た加熱蒸発源が備えられているものである。

[0095] 例えば、実施の形態2に示したヘテロエビ タキシャル半導体結晶を製造するためには、III-1数半 導体成長室には加熱蒸発面としてGa、As、BeおよびIcが それぞれ充填され、II-VI族半導体成長室には加熱蒸発 40 額として例えばICG。Ms、BeおよびZnG12が充填され

る。
【0096】このMBE装置では、III-V族半導体成長室に おいてGaAs基板上にGaAs結晶を形成した直後、Te以外の VI族分子が存在しない雰囲気中でBe分子線、Te分子線を 照射することやBeTe層を形成することができるので、II -VI族半導体とGaAsとの界面におけるGa-Se結合の形成を 阻止し、またBeの添加によりII-VI族半導体の共有結合 性が高まり、積層大幅の発生を抑制できる。

[0097] (実施の形態11) 第12の発明による半導体 50 結晶製造装置は、前掲の図6に示した半導体結晶製造装 電における2nTe成長産604の代わりにBeを充填した加熱 蒸発源およびTeを充填した加熱蒸発源が備えられている 成長室を有し、2nTeを充填した加熱蒸発源609の代わり にBeを充填した加熱蒸発源およびTeを充填した加熱蒸発 源が、ZnSe充填した加熱蒸発源が10代わりにBeを充填 した加熱蒸発源が備えられているものである。

□0098] 例えば、実施の形能2に示したヘテロエビタキシャル半導体結晶を設定するためには、III-V族半等体成長室には加熱蒸発源としてGaおよびAsが充填され、II-V族半等体成長室には加熱蒸発源として明えば2 nSe、Ms、BeおよびAnGl2が元填され、これらとは異なる成長室には加熱蒸発源としてBeおよびTeが元填される。 [0099] このMEE装置では、III-V族半導体成長室においてGaAs基板上にGaAs結晶を形成した後、Te以外のVI族分子が存在しない雰囲気中でBo分子機、Te分子線を限対することやBeTe層を形成することのでもの成長室へ搬送できるので、II-VI族半導体とGaAsとの界面における6a-Se結合の形成を阻止し、またBeの添加によりII-VI族半導体の共有結合性が高まり、積層欠陥の発生を抑制できる。

【0100】(実施の形態12)第13の発明による半導体 結晶製造方法の実施の形態12、実施の形態10に示したよ うなMRE装置を用いて、Gaka-基板上にGaka-エピクキシャ ル層を形成し、同じ成長室で10分子続を開射した後、II ・1/1族半導体成長室に基板を搬送して11-Y1族半導体を形成するものである。基板には半純緑性Gaka-【100)基板を 用いた。基板はロードロック室において350℃でプリペークされた後、基板移造車を経てIII-V族半導体成長室 に搬送される。III-V族半導体成長室において、As分子 線を照射しながらGaka-基板を約600℃まで加熱して自然 酸化膜の除去を行った後、GaおよびAs分子線を照射する ことによりGaka-バッファ層(層曜0、3m)を成長させた。GaおよびAs分子線独度をそれぞれ5×10-7および1× 10-5Torrとし、基板温度を590℃とした。成長速度10.9 m/hであった。

【0101】GaBaバッファ層の成長後、基板温度を300 でまで下げてGaBaバッファ層の表面にBeを充填した加熱 蒸発源からBe分子線を照射した。 Be分子線強度は3×10-BTorr、照射時間は30秒間とした。安面再構成構造はGaB のAs安定化面を示す(2×4)構造がBe分子線照射により (1×4)構造に変化することが高速電子線回折により確認 された。GaBaバッファ層上に2~3原子層以下のBe層が形 成されたと考えられる。

[0102] GaAsバッファ陽上にBeを照射した基板を 板移送室を経てII-VI族半導体成長室に搬送した。11-VI 族半導体成長室において、Beを照射した基板上にZnSeX ッファ陽(陽厚30mm)およびn型ZnMgBeSe層(陽厚1.5m n、有効ドナー密度5×1017cm-3)を積陽した。n型不純 物原料としてZnC12を用いた。n型ZnMgBeSe隔成長中の基 板温度は300℃、成長速度は0.7mm/hとした。 【0103】上記構成の半導体結晶について実施の形態 1で述べた結晶欠陥の評価を行ったところ、積層次陥密 度は5.1×102cm-2であった。この半導体結晶製造方法・で は、GaAs結晶を形成した直後、VI族分子が存在しないを 囲気中でBe分子線を照射することができるので、II-VI 族半導体とGaAsとの界面におけるGa-Se結合の形成を限 止し、またBeの添加によりII-VI族半導体の共有結合性 が高まり、積層欠陥の発生を抑制できる。

24

【0104】(実施の形態13)第14の発明による半導体 結晶製造方法の実施の形態は、実施の形態10に示したよ うな脚圧装置を用いて、GAAを基板上にGAAエエピタキン・ ル層を形成し、同じ成長室で16分子線を限射した後、II -VI族半導体成長室に基板を搬送してII-VI族半導体を形 成するものである。以下、前述した実施の形態12と異な る点について述べる。

【0105】GaAsバッファ層の成長後、基板温度を300 でまで下げてGaAsバッファ層の表面にTeを充填した加熱 蒸発源からTe分子線を照射した。Te分子線強度は1×10-TTorr、照射時間は1分間とした。表面再構成構造はGaAs 20 のAs安定化面を示す(2×4)構造がTe分子線照射により(2×1)構造に変化することが高速電子線回折により確認さ れた。GaAsバッファ層上に2~3原子層以下のTe層が形成 されたと考えられる。

【0106】GaAsバッファ層上にTeを照射した基板を基 板移送室を軽てII-YI族半導体成長盛に搬送した。II-VI 族半導体成長速において、Teを照射した基板上にZnSeバ ッファ層 (層厚30mm) および内型ZnMgbSe2層 (層厚1.5m m、有効ドナー密度5×1017cm-3) を積層した。n型不純 物原料としてZnG12を用いた。n型ZnMgBSe層成長中の基 球環度は300元、成号球環は0.7mm/hとした。

【0107】上記構成の半導体結晶について実施の形態 1で述べた結晶欠陥の評価を行ったところ、積層欠陥密 度は8.8×102cm-2であった。この半導体結晶製造方法で は、GaAs結晶を形成した直後、「EU从外のVI 族分子が存在 しない雰囲気中でTe分子線を照射することができるの で、II-VI 族半導体とGaAsとの界面におけるGa-Se結合の 形成を阻止し、またBeの新加によりII-VI 族半導体の共 有結合性が高まり、積層欠陥の発生を抑制できる。

【0108】(実施の形態14) 第15の発明による半導体 40 結晶製造方法の実施の形態1は、実施の形態11に示したよ うな郷E装置を用いて、GaAs基板上にGaAsエビタキシャ ル層を形成し、Beを充填した加熱蒸発源および15を充 填した加熱蒸発源が備えられている成長室でBeTeバッフ ア層を形成した後、II-VI族半導体成長室に基板を横送 してII-VI族半導体を形成するものである。基板には半 絶縁性GaAs (100)基板を用いた。基板はロードロック室 において350℃でプリベータされた後、基板移送室を軽 てIII-V族半導体成長室に搬送される。III-V族半導体成 長室において、Ag分子機を照射しなが5GaAs基板を約60 00℃まで加熱して自然酸化腺の除去を行った後、GaAs

ッファ層 (層厚0.3mm) を成長させた。

【0109】GAASバッファ層を形成した基板を基板移送室を経てBeTe成長室に搬送し、GAASバッファ層上にBe分子線はUTe分子線を照射することにより、BeTevソフ層(隔厚20mm)を形成した。基板退度は280℃とした。表面再構成構造はGAASのA安定化面を示す(2×4)構造がBeTeの成長開始と同時にTe安定化面を示す(2×1)構造に変化することが高速電子線回折により確認された。

【0110】GABAゲッファ層上にBeTe・イッファ層を形成 した 基板を基板移送室を軽てII-VI族半導体成長室に物 送した。II-VI族半導体成長室において、BeTe・イッファ 層上にZnSsイッファ層(層厚30mm)および5型2mMgBeSo 層(層厚1.5mm、有効ドナー密度5×1017cm-3)を積層し た。n型不純物原料としてZnG12を用いた。n型ZnMgBeSo 層の型ケール基板温度は300℃、成長速度は0.7mm/hとし たた。

【0111】上記傳成の半導体結晶について実施の形態 1で述べた結晶な陥の野価を行ったところ、積層が陥密 度は4,7×102cm-2であった。この半導体結晶製造方法で は、GaA結晶を形成した後、V族分子およびTe以外のVI 族分子が存在しない雰囲気中でBeTe層を形成することが できるので、II-Vi族半導体とGaAsとの界面におけるGa-So結合の形成を阻止し、またBeの務加によりII-Vi族半 導体の共有結合性が高まり、積層欠陥の発生を抑制でき る。

【0112】(実施の形態15) 図7は第16の発明による 半導体結晶製造装置の実施の形態を模式的に示す概念図 である。この細比装置は、ロードロック 室701、III-V族 半導体成長室702、基板移送室702およびII-VI族半導体 成長室704により構成される。各室はゲートバルブによ り仕切られており、それぞれに持ち装置を備え、ロード ロック室701を除いて真空度は10-101のr 台に保たれる。 成長室はケンなくとも基板保持加熱機構705と加熱蒸発部7 66~709および711~714を備えており、さらに高速電子 側面折像観察装置、幾留ガス分析装置および基板温度の 測定手段等も付加される。

【0113】例えば、図2に示したヘテロエビタキシャル半導体結晶を製造するためには、Ii-Vi英半導体成長 室702にに向りば600を充填した加熱蒸発額708、Asを充填 した加熱蒸発額709および、基板保持加熱機構705と Seを充填した加熱蒸発額709および、基板保持加熱機構705と Seを充填した加熱蒸発額709との間にSeの分子線を遮断 するバルブ機構710が個えられ、II-VI 版半導体成長室70 4には例えば2nSeを充填した加熱蒸発額711、ZnSを充填 した加熱蒸発額712、Meを充填した加熱蒸発額713よび ZnG12を充填した加熱蒸発額713よば フnG12を充填した加熱蒸発額713よば たかした一次を表質1かは個よりよれる、Seの分子 線を遮断するバルブ機構710は具体的には、バルブドセ ルのようにSeを充填した加熱蒸発額709の充端に設けら れたニードルバルブでもよいし、基板保持加熱機構705 とSeを充填した加熱蒸発額709との間に設けられたゲー トバルブであってもよい。

【0114】本実施の形態では、III-V族半導体成長室7 02に7ルを充填した加熱繁養源708治よび5sを充填した加 熱薬発源709を個えたが、これらの代わりにZnSeを充填 した加熱蒸発源を備えてもかまわない。また同様に、II -VI族半導体成長室704におけるZnSeを充填した加熱蒸発 源711やZnSe充填した加熱蒸発源712の代わりに、Znを 充填した加熱蒸発源およびSeを充填した加熱蒸発源や を末値した加熱蒸発源がよびSeを充填した加熱蒸発源や を末値した加熱蒸発源がある

26

[0115] このMPE装置では、III-V族半導体成長室70 2においてSeの分子験を遮断するバルブ機構710を閉じた 状態で基板上にIII-V族半線体結晶を形成した直後、雰 囲気中にSe分子が存在しない状態からバルブ機構710を 開いてZnSe層を形成することができるので、ZnSeとGaAs との界面におけるGa-Se結合の形成を抑制し、これに起 因する機層欠陥の発生を抑制できる。

因する積層欠陥の発生を抑制できる。
[0 116] (実施の発生を抑制できる。
[0 116] (実施の発生の影性) 第17の発明による半導体
結晶製造方法を、図2に示したヘテロエピタキシャル半 導体結晶の製造に即して図7を用いて説明する。基板に

は半絶線性GaA&(100) 基板201を用いた。基板はロードロ
ック室701において350℃でプリベークされた後、基板移
送室703を経て111-7族半導体成長室702において、A&を充填した加熱蒸 発減707よりAs分子線を照射しながらGaAを基板201を約60 のでまで加熱して自然酸化膜の除去を行った後、Gaおよ UAs分子線を照射することによりGaAsバッファ層202 (層厚の,3mm)を成長させた。GaおよびAs分子線地度を それぞれ5×10-7および1×10-576rrとし、基板風度を59 の分子線を遮断するパルプ機構710は閉じた状態であ

り、雰囲気中にSe分子は存在しない。

【0 1 1 7 】 GaAsバッファ層202の成長後、基板温度を3 00℃まで下げてGaAsパッファ層202の表面にZnを充填し た加熱蒸発源708およびSeを充填した加熱蒸発源709より 7nおよびSeの分子線を照射することにより、ZnSeバッフ ァ暦203 (層厚15mm) を形成した。Seの分子線を遮断す るパルブ機構710はSeの分子線を照射し始めると同時に 開いた。また、このときSeの分子線を照射するに先立 ち、Znの分子線を照射しておくと、GaAs界面でのGa-Se 結合形成が抑制されて好ましい。表面再構成構造はGaAs の (2×4) 構造からZnSeの成長開始と同時に (2×1) 構造 に変化することが高速電子線回折により確認された。 【0118】GaAsバッファ層202およびZnSeバッファ層2 03を形成した基板201を基板移送室703を経て ローリ 族半 導体成長率704に搬送した。基板移送率703の真空度は1 ×10-10Torrであった。II-VI族半導体成長室704におい て、ZnSeバッファ層203上にその層厚が30mmになるよう 引き続きZnSeバッファ層203を形成し、さらにn型ZnMgSS e層204 (層厚1.5mm、有効ドナー密度3×1017cm-3) を積 50 層した。n型不純物原料としてZnCi2を用いた。n型ZnMgS Se層804成長中の基板温度は290℃、成長速度は0.7mm/h とした。

【0119】上記構成の半導体結晶について実施の形態 1で述べた結晶欠陥の評価を行ったところ、積層欠陥密 度は1.7×103cm-2であった。

【0120】 (事施の形態17) 第18の発明による半導体 結晶製造方法により図8に示したヘテロエピタキシャル 半導体結晶を成長させた。基板には半絶縁性InP(100)基 板801を用いた。基板はロードロック室において350℃で プリベークされた後、基板移送室を経てIII-V族半導体 成長室に搬送される。III-V族半導体成長室には加熱蒸 発源としてIn. Ga. AsおよびZnSeが備えられている。As を充填した加熱蒸発源よりAs分子線を照射しながらInP 基板801を520℃まで加熱して自然酸化酶の除去を行った 後、In、GaおよびAsの分子線を照射することによりInGa Asバッファ層802 (層厚0.5mm)を成長させた。In混晶比 は0.47であり、この組成はInPとほぼ格子整合する。InG aAsパッファ層802は、原子配列のレベルで表面を平坦化 し、その上に稽層されるII-VI族化合物半導体の結晶欠 陥の密度を低減し、高品質なヘテロエピタキシャル結晶 を得るために設けられる。In. GaおよびAs分子線強度は それぞれ3×10-7、3×10-7および1×10-5Torrとした。 【0 1 2 1】 InGaAsバッファ層802の成長後、基板温度 を300℃まで下げてInGaAsパッファ層802の表面にZnSeを 充填した加勢蒸発液からの分子線を照射することによ り、ZnSeバッファ層803を形成した。ZnSeはInPに対して -3.1%の格子不整があるため、臨界膜厚は13nm程度で ある。そのためZnSeバッファ層803の厚さは、例えば7nm に選ばれる。表面再構成構造はInGaAsの(2×4)構造から ZnSeの成長開始と同時に (2×1)構造に変化することが 高速電子線回折により確認された。

【0122】InGaAsバッファ層802およびZnSeバッファ 層803を形成した基板801を基板移送室を経てII-VI族半 適体成長室に搬送1.た。基板移送室の真空度は1×10-10 Torrであった。II-VI族半導体成長室には加熱蒸発源と して例えばZnSe、CdSe、MgおよびZnCl2が備えられてい る。II-VI族半導体成長室において、ZnSeバッファ層803 上にn型ZnCdMgSe層804を積層した。n型ZnCdMgSe層804の 組成はCd混晶比0.38、Mg混晶比0.27であり、この組成を 有するZnCdMgSeはInPと格子整合する。また、室温での バンドギャップは2.5eVである。ZnCdMgSeはその組成を 選ぶことにより、InPと格子整合させながら、パンドギ ャップを2.2eVから2.9eV程度の間で変化させることがで きる。n型ZnCdMgSe層804の厚さは例えば1.5mm、有効ド ナー密度は例えば2×1017cm-3である。n型不純物原料に はZnC12を用いた。本実施の形態ではこの層のみn型不純 物を添加したが、フォトルミネッセンススペクトルや蛍 光顕微鏡による結晶品質の評価を容易に行うためであ り、この層に限らず各層の不純物はn型であっても、p型 であっても、また無添加であってもかまわず、不純物密 50 m/hとした。

28 度が1019cm-3程度以下であれば結晶品質の低下はない。 [0123]上記標成の半導体結晶について実施の形態 1で述べた結晶大陥の評価を行ったところ、積層大陥密 度は29×103cm-2であった。

【0124】 (実施の形態18) 第19の発明による半導体 結晶製造方法により図9に示したヘテロエピタキシャル 半導体結晶を成長させた。基板には半絶縁性GaAs (100) 基板901を用いた。基板はロードロック室において350℃ でプリベークされた後、基板移送室を経てIII-V族半導 体成長室に搬送される。III-V族半導体成長室には加熱 蒸発源としてAI、Ga、As、ZnおよびSeが備えられてい る。なお、Seの加熱蒸発源にはバルブドクラッキングセ ルを用いている。Asを充填した加熱蒸発源よりAs分子線 を照射しながらGaAs基板901を約600℃まで加熱して自然 砂化膜の除去を行った後、GaおよびAs分子線を照射する ことによりGaAsパッファ層902 (層厚0.3mm) を成長させ た。引き続きAI、GaおよびAs分子線を照射することによ りAlGaAsバッファ層 (層厚0.2mm) 903を成長させた。Al 混晶比は0.3である。このときSeバルブドクラッキング セルは閉じているので、雰囲気中にSe分子は存在しな ٧١,

[0125] AlGaAsパッフェ層903の成長後、基板温度 を300℃まで下げてAIGaAsバッファ層903の表面にZnおよ びSeの分子線を照射することにより、ZnSeバッファ層90 4 (層厚15nm) を形成した。このときSeの分子線を照射 するに先立ち、Znの分子線を照射しておくと、GaAs界面 でのGa-Se結合形成が抑制されて好ましい。 表面再構成 構造はAl GaAsの(2×4)構造からZnSeの成長開始と同時に (2×1) 構造に変化することが高速電子線回折により確 認された。また本事施の形態においては、ZnSeバッファ 30 層904の成長用原料としてZnおよびSeを用いているの で 7n分子線とSe分子線を交互に供給してZn原子層とSe 原子層を1層ずつ成長させるALE法あるいはMEE法により 原子層レベルで精密にパッファ層を成長させることがで きる。以上の方法により化学的に活性なAlGaAs表面がZn Se層によって不活性化されるため、基板搬送中に起こる 汚染不純物の付着が抑制され、II-VI族半導体とAlGaAs との界面における積層欠陥の発生を抑制することができ **5.**

[0126] ZnSeパッファ層904を形成した基板901を基板移送室を経てII-VI族半導体成長室に接送した。基板 移送室の真空度はIX10-10Torrであった。 II-VI族半導体成長室には加熱蒸発顔として例えばZnSe、ZnS、MuおよびZnG12が備えられている。 II-VI族半導体成長室において、ZnSeパッファ層904上にその層軍が30mmになるよう引き続きZnSeパッファ層904上に大の層軍が30mmになるよう引き続きZnSeパッファ層904を成長させ、さらに型ZnMuSSe層905(層厚1.5mm、有効ドナー密度3×1017cm-3)を積層した。n型不純物原料としてZnG12を用いた。n型ZnMpSSe層905成長中の基板遺度は290℃、成長速度は0.7mm/hとした。 【0127】上記構成の半導体結晶について実施の形態 1で述べた結晶欠陥の評価を行ったところ、積層欠陥密 度は3.4×103cm-2であった。

【0128】(実施の形態19) 図10は第20の発明による 半導体結晶製造装置の実施の形態を模式的に示す概念図 である。この地陸接置は、ロードロック室 2001、III-Y接 半導体成長室1002、基板移送室1003、ZnSe成長室10043 よびII-Y域半導体成長室1005により構成される。各室 はゲートバルブにより仕切られており、それぞれに排気 装置を備え、ロードロック室1001を除いて真空度は10-1 0Torr台に保たれる。成長室は少なくとも基板保特加幣 機構1006と加熱素発顔1007~1010はよび1012~1015を備 えており、さらに高速電子熱回折像観察装置、残留ガス 分析装置および基板温度の測定手段等も付加される。

【0129】例えば、図2に示したヘテロエピタキシャ ル半導体結晶を製造するためには、III-V族半導体成長 室1002には例えばGaを充填した加熱蒸発源1007およびAs を充填した加熱蒸発源1008が備えられ、ZnSe成長室1004 には例えばZnを充填した加熱蒸発源1009、Seを充填した 加熱蒸発源1010および、基板保持加熱機構1005とSeを充 塩した加熱蒸発源1010との間にSeの分子線を遮断するバ ルプ機構1011が備えられ、I!-VI族半導体成長室1005に は例えばZnSeを充填した加熱蒸発源1012、ZnSを充填し た加熱蒸発源1013、Mgを充填した加熱蒸発源1014および ZnC12を充填した加熱蒸発源1015が備えられる。Seの分 子線を遮断するバルブ機構1011は具体的には、バルブド セルのようにSeを充填した加熱蒸発源1010の先端に設け られたニードルバルブでもよいし、基板保持加熱機構10 05とSeを充填した加熱蒸発源1010との間に設けられたゲ ートバルブであってもよい。

[0131] このMEE装置では、III-V族半等体成長室10 02において基板上にIII-V族半導体結晶を形成した後2ns 40 02において基板上にIII-V族半導体結晶を形成した後2ns 40 50分子が存在しない状態からパルプ機構1011を開いてZn Sa層を形成することができるので、ZnSoとGaAsとの界面 におけるGa-Se結合の形成を抑制し、これに起因する積 層欠陥の発生を抑制できる。

[0132] (実施の形態20) 第21の発明による半導体 結晶製造方法を、図2に示したヘテロエピタキンナル半 導体結晶の製造に即して図10を用いて説明する。基板に は半絶縁性GaAs(100)基板201を用いた。基板はロードロ シク室1001において350ででプリベークされた後、基板 移送室1003を経てIII-V族半導体成長室1002に搬送される。III-V族半導体成長室1002において、Asを充塡した加熱蒸発源1008よりAs分子線を照射しながらGaAS基板201を約5600でまで加熱して自然酸化調の除去を行った後、GaおよびAs分子線を照射することによりGaASベッファ層202 (層厚0,3mm)を成長させた。GaおよびAs分子線強度をそれで115×10-73よび「X10-510rとし、基板塩度を590℃とした。成長速度10,9mm/hであった。成長速度10,9mm/hであった。

30

【0133】GaAsバッファ層202を形成した基板201を基 板移送室1003を経てZnSe成長室1004に搬送した。基板移 送室1003の真空度は1×10-10Torrであった。基板温度27 0℃でGaAsバッファ層202の表面にZnを充填した加熱蒸発 源1009およびTeを充填した加熱蒸発源1010よりZnおよび Seの分子線を照射することにより、ZnSeバッファ層203 (層厚15nm) を形成した。Seの分子線を遮断するパルプ 機構1011はSeの分子線を照射し始めると同時に開いたの で、成長前のZnSe成長室1004雰囲気中にはSe分子は存在 しない。また、このときSeの分子線を照射するに先立 ち、Znの分子線を照射しておくと、GaAs界面でのGa-Se 結合形成が抑制されて好ましい。表面再構成構造はGaAs の(2×4) 構造からZnSeの成長開始と同時に (2×1) 構造 に変化することが高速電子線回折により確認された。 [0134] ZnSeバッファ層203を形成した基板201を基 板移送室1003を経て11-V1族半導体成長室1005に搬送し 層203上にその層厚が30mmになるよう引き続きZnSeパッ ファ層203を形成し、さらにn型ZnMgSSe層204 (層厚1.5m m. 有効ドナー密度3×1017cm-3) を積層した。n型不純 物原料としてZnC12を用いた。n型ZnMgSSe層804成長中の

基板温度は290℃、成長速度は0.7mm/hとした。 [0135] 上記構成の半導体結晶について実施の形態 1で述べた結晶欠陥の評価を行ったところ、積層欠陥密 度は1.5×103cm-2であった。

[0136] (実施の形態21) 第22の発明による半導体 結晶製造方法により図8に示したヘテロエピタキシャル 半導体結晶を成長させた。基板には半絶縁性InP(100)基 板801を用いた。基板はロードロック室において350℃で プリベークされた後、基板移送室を経て111-V族半導体 成長室に搬送される。III-V族半導体成長室には加熱蒸 発源としてIn、GaおよびAsが備えられている。Asを充填 した加熱蒸発源よりAs分子線を照射しながらInP基板801 を520℃まで加熱して自然酸化膜の除去を行った後、 n、GaおよびAsの分子線を照射することによりInGaAsパ ッファ層802 (層厚0.5mm)を成長させた。 In混晶比は0.4 7であり、この組成はInPとほぼ格子整合する。InGaAsバ ッファ層802は、原子配列のレベルで表面を平坦化し、 その上に積層されるII-VI族化合物半導体の結晶欠陥の 密度を低減し、高品質なヘテロエピタキシャル結晶を得 るために設けられる。 In、GaおよびAs分子線強度はそれ 50 ぞれ3×10-7、3×10-7および1×10-5Torrとした。

[0 1 3 7] InGaAsパッファ層802を形成した基板801を 基板移送室を経てZnSe成長室に搬送した。基板移送室の 真空度は1×10-10Torrであった。ZnSe成長室には加熱蒸 発源として例えばZnSeが備えられている。また基板保持 部とZnSeを充填した加熱蒸発源との間には分子線を完全 に遮断するゲートバルブが設けられている。 InGaAsバッ ファ層802の表面にZnSeを充填した加熱蒸発源からZnとS eの分子線を照射することにより、ZnSeバッファ層803を 形成した。ZnSeバッファ層803を成長開始と同時にゲー トパルプを開いたので、成長前の基板保持部の雰囲気中 にSe分子は存在しない。基板温度は270℃とした。ZnSe はInPに対して-3.4%の格子不整があるため、臨界膜厚 は12mm程度である。そのためZnSeバッファ層803の厚さ は、例えば7mmに弾ばれる。表面再構成構造はInGaAsの (2×4) 構造からZnSeの成長開始と同時に (2×1) 構造に 変化することが高速電子線回折により確認された。

【0138】ZnSeパップァ層803を形成した基板801を基板移送室を経て11-V1族半導体成長遠に微速した。11-V1族半導体成長遠に微速には加熱解発療法して例えばZnSe、CdSe、MgおよびZnCl2が備えられている。11-V1族半導体成長室において、ZnSeパップァ層803上に元型ZnCdMgSe隔804の経域にはdd電点比0.38、Mg混晶比0.27であり、この組成を有するZnCdMgSeは1かと格子整合する。また、逡退でのパンドギャップは2.5をVである。7nCdMgSeはその組成を遵ぶことにより、1Pと格子整合させながら、パンドギャップを2.2eVから2.9eV程度の間で変化させることができる。n型ZnCdMgSe層804の厚とは例えば1.5mm、有効ドナーを廃止例えば2×1017cm-3である。n型不純物原料にはZnC12を用いた。

[0139]上記構成の半導体結晶について実施の形態 1で述べた結晶欠陥の評価を行ったところ、積層欠陥密 度は30×103cm-2であった。

【0140】 (実施の形態22) 図11は第23の発明による 半導体レーザの実施の形態を模式的に示す構造断面図で ある。n型GaAs (100) 基板1101上に、n型GaAs バッファ層1 102、ZnTeバッファ層1103、n型ZnSeバッファ層1104、n 型ZnSSeバッファ層1105、n型ZnMgSSeクラッド層1106、n 型ZnSSe光ガイド層1107、ZnCdSSe活性層1108、p型ZnSSe 光ガイド層1109、p型ZnMgSSeクラッド層1110、p型ZnSSe クラッド層1111、p型ZnSeキャップ層1112、p型ZnTe/ZnS e疑似傾斜層1113、p型ZnTeコンタクト層1114が順次積層 されている。また、p型ZnSSeクラッド層1111の上部、p 型ZnSeキャップ層1112、p型ZnTe/ZnSe疑似傾斜層1113お よびp型ZnTeコンタクト層1114はメサストライプ状にエ ッチングされている。このメサストライプ部の幅は例え ば10mmである。さらに、上述のメサストライプ部以外の 部分のp型ZnSSeクラッド層1111上には電流狭窄層1115が 形成されている。そして、p型ZnTeコンタクト層1114お よび電流狭窄層1115の上には、p型電極1116が形成され ている。p型電極1116としては、例えば厚さ10nmのPd膜

と厚さ300mmのAU膜が順次積層されたPd/AU電極が用いられる。一方、R型Gaka基板1101の裏面には、例えばAuGeN i電極のようなR型電極1117が形成されている。図11に示した構造は利得構度型であるが、メサストライプの幅、高さおよび電流装得層の展折率を適当に選ぶことによって、単一モード動作する配折率等波型構造とすることもできる。

【0141】基板として用いるIII-V族化合物半導体結晶は本実施の形態で示したGaks以外に、InP、GaP、InGa As等が挙げられる。基板の電準型については P型であってもよい。基板面方位については本実施の形態では(10)面を用いたが、(100)面から[111] Ab ろいは[111] B方向へ個斜した面を用いてもよい。例えば、[111] B方向へ15.8 +6傾斜した(511) 回面を用いることができる。

【0142】基板上にエピタキシャル成長されるII-Vi 族化合物半導体レーザ結晶の組成は、基板との界面でミ スフィット転位が発生しないよう、基板にほぼ格予整合 する組成を選ぶことが好ましい。GaAs、InGaAsおよびGa P基板の場合には、例えばZnMgSSE系やZnMgBoSe系が選ば れる。InP基板の場合には、例えばZnCdMgSeFでZnMgSeF ミ系が選ばれる。また、基板との格子不整の大きい組成 を用いる場合は、その層の厚さが臨界順厚を越えないよ うに選ぶことが好ましい。

【0143】GaAsバッファ陽1102は、原子配列のレベルで要面を平坦化し、その上に積層されるII-VI族化合物 半導体の結晶大陥の密度を低減し、高品質な半導体レー が結晶を得るために設けられる。厚さは例えば0.3mmで ある。n型不純物としては例えばSiが、p型不純物として は例えばZnが用いられる。

【0144】ZnTeバッファ層1103は、II-VI族化合物半 30 導体の成長初期過程において成長雰囲気中のSやSeが直 #GaAsバッファ層1102に付着してGa-Se結合やGa-S結合 を形成して稽層欠陥の原因となり、ヘテロエピタキシャ ル結晶の結晶品質が低下するのを防ぐために散けられ る。ZnTeはGaAsに対して+7.9%の格子不整があるた め、臨界膜厚は5mmつまり16分子層程度である。そのた め7nTeパッファ層1103の厚さは、例えば1,2nmつまり4分 子層に選ばれる。ZnTeはn型化が困難であるが、この程 度の厚さのバッファ層であれば不純物を添加する必要は ない。むしろ、GaAsバッファ層1102との界面に向かって 40 不純物が拡散し、欠陥を生成する可能性もあるので、不 純物を添加しない方が好ましい。また、GaAsとZnTeとの 間には約1.1eVの伝導帯不連続が存在するが、この程度 の厚さのZnTe層ではそのようなバンド構造は形成され ず、n型GaAsバッファ層1102に直接n型ZnSeバッファ層11 04を接合した場合を上回るような電子注入の障壁とはな らない。

【0145] n型ZnSeパッファ層1104は、その上に形成されるn型ZnSSeクラッド層1105の成長初期過程において 50 2次元核生成・成長を促進させるためおよび積層欠陥生 成を抑制させるために設けられる。ZnSetiGaAsに対して +0.28%の格子不整があるため、臨界限原は150m程度 である。そのためZnSeパッファ層1104の厚さは、例えば、 30mに選ばれる。また、有効ドナー密度は例えば8 x101 7cm-3であり、n型不純物としては例えばClが用いられ る。また、前述したように不純物の拡散を防ぐために、 ZnTeパッファ層1103に廃様する2~3m程度の領域にはn 型不純物を添加したい方が発生しい、

【0146】 n型ZnSSeバッファ層1105は、その上に形成されるの型ZnlkgSseクラッド層1106の放長初期過程において積層欠陥生成を抑制させるために設けられる。 ZnSSeバッファ層1105の組成は3提品比0.06であり、この組成を有するZnSSeはGaAsと格子整合する。また室温でのバンドギャップは2.75e/である。n型ZnSSeバッファ層1105の厚さは例えば5.21m、有効ドナー密度は例えば5×1017のmつである。

[0147] n型ZnMgSSeクラッド陽1106およびp型ZnMgS Seクラッド陽1110の組成はMg混晶化し1、S混晶化し2で あり、この組成を有するZnMgSSeはGaAeと格子整合す る。また窓温でのパンドギャップは2.86eVである。ZnMg 20 SSeはその組成を選ぶことにより、GaAeと格子整合させ ながら、パンドギャップを2.7eVから3.1eV程度の間で変 化させることができる。n型ZnMgSSeクラッド陽1106の厚 さは例えば0.8mm、有効ドナー密度は例えば5×1017cm-3 であり、p型ZnMgSSeクラッド陽1110の厚さは例えば0.6m n、有効アクセプタ密度は例えば2×1017cm-3であり。p型ZnMgSSeクラッド陽1110の厚さは例えば0.6m 不効アクセプタ密度は例えば2×1017cm-3である。p

【0148】n型ZnSSe光ガイド層1107およびp型ZnSSe光 ガイド層1109の組成は、n型ZnSSeパッファ層1105と同様 S混晶比0.06であり、この組成を有するZnSSeはGaAsと格 子整合する。光ガイド層の組成は、活性層の発光液長に おける屈折率がクラッド層の屈折率よりも大きく、活性 層の屈折率よりも小さくなるように選ばれ、また、バン ドギャップがクラッド層のパンドギャップよりも小さ く、活性層のパンドギャップよりも大きくなるように選 ばれる。層厚は例えばそれぞれ130mmである。なお、ZnC dSSe活性層1108での不純物準位形成を防ぐため、光ガイ ド層1107および1109のうちZnCdSSe活性層1108との界面 近傍領域にはn型、n型いずれの不練物も添加しないのが 好ましい。極端には、光ガイド層全体にn型、p型いずれ の不純物も添加しないでも構わない。不純物を添加した 領域の有効ドナー密度および有効アクセプタ密度は例え ばそれぞれ5×1017cm-3および3×1017cm-3である。

[0149] ZnddSSe活性層1108の組成は例えばCd混晶 比0.25、深温晶比0.06である。この組成ではBakに対し て+1.8%程度の格子不整があるため、臨界帳庫は20m程度 度であり、そのためZnddSSe活性層1108の厚さは例えば5 mmに選ばれ、量子井戸県造が形成される。室温でのバン ドギャップは2.45eVである。活性層の組成は、そのバン ドギャップがクラット層および先対イト層のパンドギャ ップより小さくなるように選ばれる。本実施の形態のようにクラッド層がZnikgSSe系の場合には例えばZnCdSSe系が、またクラッド層がZnikgSSe系の場合には例えばZnCdSSe系が、クラッド層がZnikgSeTe系の場合には例えばZnCdSe系が、クラッド層がZnikgSeTe系の場合には例えばZnSeTe系がそれぞれ選ばれる。活性層の構造した本実施の形態においては単一量子井戸構造としたが、必要に応じて多重量子井戸構造とすることもでき、また活性層の猛量を制御して延量子井戸構造としたり、歴代層量子井戸構造とすることもできる。なお、活性層での不純物単位形成を防ぐため、井戸層および障壁層にはn型、p型いずれの不純物も添加しないのが好まし

34

【0150】p型ZnSSeクラッド層1111はレーザ素子の熱抵抗低減とバンド下連続の緩和を目的として設けられ、p型ZnMgSSeクラッド層1110の厚さを導くできる効果を有する。p型ZnMgSSeクラッド層1110のパンドギャップおよび有効アクセプタ密度の設定いかんによっては、p型ZnSSeクラッド層111が不要となる場合もある。

【0151】p型ZnSeキャップ層1112、p型ZnTe/ZnSe疑 似傾斜層1113およびp型ZnTeコンタクト層1114はp型オー ミックコンタクトを形成するために設けられる。p型ZnS eキャップ層1112は例えば厚さ80mm、有効アクセプタ密 度8×1017cm-3であり、p型ZnTeコンタクト層1114は例え ば厚さ10nm、キャリア密度は1×1019cm-3である。p型Zn Teコンタクト層1114の上に容易にオーミック電極を形成 することはできるが、ZnSeとZnTeとの間には1、1eV程度 の価電子帯不連続が存在し、ホール注入に対する障壁と なるので、この障壁を除くためにp型ZnTe/ZnSe疑似傾斜 層1113が設けられる。その構造は、例えば2.1rm周期で1 2層からなり、p型ZnSeキャップ層1112に隣接する第1層 は0.3mmのp型ZnTe層と1.8mmのp型ZnSe層で構成され、第 2層は0.4mmのp型ZnTe層と1.7mmのp型ZnSe層で構成さ れ、順次p型ZnTe層は厚く、p型ZnSe層は薄くなっていく 構造で、p型ZnTeコンタクト層1114に隣接する第12層は 1.8nmのp型ZnTe層と0.3nmのp型ZnSe層で構成される。

【0152】本実施の形態ではこのような構造をとったが、これに限らず、巨視的にバンド構造が2NseからZnTe へと連携的に変化するような構造、あるいはホールが2.7 TeとZnSeとの間の障壁をトンネル効果で洗れるような構造であればよい。また、P型オーミックコンタクトの形成にはBeTeを用いることもでき、同様のp型BeTeZnSe設(傾斜層等を組み合わせることにより半導体発光素子に適用できる。BeTeはGaAsに対して一0.47%程度の格子不整であり、ZnTeの場合と異なり臨界順厚未満の厚さで結晶品質の高いオーミックコンタクトを形成できるという利点を有する。

【0153】電流狭窄層1115は、クラッド層の屈折率に 応じて組成が選ばれるが、ZnMgSSe系クラッド層に対し てはZnMgSSeまたはZnO等が好ましい。

50 【0154】上記半導体レーザ構造の成長方法として

は、MBE法やMOVPE法が挙げられる。分子層あるいは原子層レベルの特密な制御が必要な場合は、ALE法あるいはMEE法を適宜併用することができる。本実施の形態においては、MBE法を用いたので、以下MBE法による製造装置および製造方法を述べる。

【0155】用いたMBF装置は、ロードロック室、III-V 族半導体成長室、基板移送室およびII-VI族半導体成長 室により構成される。| 111-V族半導体成長室には加熱蒸 発源として例えばGa、As、SiおよびZnTeが備えられ、II -VI族半導体成長室には加熱蒸発源として例えばZnSe、Z 10 nS、Mg、CdSe、ZnTeおよびZnCl2が備えられ、さらにRF 放電管を有するN2ラジカル源が備えられている。このMB E装置では、III-V族半導体成長室において基板上にn型G aAsパッファ磨1102を形成した直後、Te以外のVI族分子 が存在しない雰囲気中でZnTeパッファ層1103を形成する ことができるので、11-V1族半導体とGaAsとの界面にお けるGa-Se結合やGa-S結合の形成を阻止し、これらに起 因する積層欠陥の発生を抑制できる。なお、本実施の形 態ではIII-V族半導体成長室にZnTeを充填した加熱蒸発 源を備えたが、この代わりにZnを充填した加熱蒸発源お 20 よびTeを充填した加熱蒸発源を備えてもかまわない。ま た同様に、II-VI族半導体成長室において、ZnSe、ZnS、 CdSe等の代わりに、Zn、Se、S、Cd等を充填した加熱蒸 発源を備えてもかまわない。.

[0156] Siドーフn型GaAs (100) 基板1101 (キャリア密度2×1018cm-3) は、ロードロック室において350℃でプリベークされた後、基板移送室を框でIII-V族半導体成長室に機送される。III-V族半導体成長室において、As分子線を照射しながらGaAs基板1101を約600℃まで加熱して自然酸化限の除去を行った後、Ga、AsおよびSi分子線を照射することによりSiドーブn型GaAsバッファ層1102を成長させた。GaおよびAs分子線強度をそれぞれ5×10-73よびI×17×10-510rrとし、基板温度を590℃とした。成長専算はり8mm/hであった。

【0157】n型GaAsバッファ層1102の成長後、基板温 度を300℃まで下げてGaAsパッファ層1102の表面にZnTe を充填した加熱蒸発源から分子線を照射することによ り、ZnTeバッファ層1103を形成した。加熱蒸発源からの 分子線強度は1×10-7Torr、成長時間は11秒間とした。 表面再構成構造はGaAsのAs安定化面を示す(2×4)構造か らZnTeの成長開始と同時に Te安定化面を示す(2×1)機 造に変化することが高速電子線回折により確認された。 【0158】n型GaAsバッファ層1102およびZnTeバッフ ァ層1103を形成した基板1101を基板移送室(真空度1×1 0-10Torr) を経て||-V|族半導体成長室に搬送した。||-VI族半導体成長室においてZnTeバッファ層1103上に、n 型ZnSeバッファ層1104、n型ZnSSeパッファ層1105、n型Z nMgSSeクラッド層1106、n型ZnSSe光ガイド層1107、ZnCd SSe活性層1108、p型ZnSSe光ガイド層1109、p型ZnMgSSe クラッド層1110、p型ZnSSeクラッド層1111、p型ZnSeキ

36 ャップ層1112、p型ZnTe/ZnSs競投傾斜層1113およびp型Z nTeコンタクト層1114を順決積層した。n型不純物気料と してZnGl2を、p型不純物原料としてRFプラズマ放電によ り生成された活性N2を用いた。結晶成長中の基板温度は

290℃、ZnleSSe層の成長速度は0、7mm/hとした。
【0159】以上のエピタキシャル成長で得られた半導体レーザ構造のウェハを、利得精変型レーザ素子に加工する。すなわち、例えば幅「0mmのストライプ状レジストパターンをマスクとして、p型ZnSSeクラッド層1111の途中までエッチングには例えば重クロム酸カリウム飽和水溶液と凌硫酸が容積比3:2で混合されたエッチング後を用いる。引き続き、電流狭窄陽1115として例えばZn0をスパッタリング蒸着し、リフトオフによってp型ZnTeコンタクト層1114を露出させる。なお電流狭窄層115として、脚E 法によりZnlecの表に例えばPdとかと順次真空蒸着しての空電框1116とする。一方、n型Gaka基板1101の裏面には例えばAu、GeおよびNiを真空蒸着してn型電極1116とする。一方、n型Gaka基板1101の裏面には例えばAu、GeおよびNiを真空蒸着してn型電極111101の裏面には例えばAu、GeおよびNiを真空蒸着してn型電極111101の裏面には

【0160】このウェハを劈開して、共振器長を例えば750mkとし、両端面ともコーティングを施さずに、例えば幅400 mmのチップに分離して、Guヒートシンクにジャンクションダウンで家装する。

【0161】この半導体レーザ素子の室温での連続動作 特性を評価したところ、発態変長は約510mm、しきい値 電流は42mA、外部像分量子効率は67%、レーザ発振開始 時の印加電圧は約9Vであった。また、20℃における出り Immでの連続動作等命は平均2.5時間であり、素子ごとの ばらつきは小さかった。また、活性層における暗点欠陥 密度を評価したところ、5.6×102cm-7であった。

【0162】一方、比較のため、2nfeパッファ層1103の ない従来構成の半導体レーザ素子に対して同様の評価を 行ったところ、初期的なレーザ発振特性に大きな差異は 認められなかったが、連続助作事命は平均分であり、 素子ごとのばらつきは大きかった。また、活性層におけ る暗点欠極密度は2.8×104cm-2であった。

[0163] ZnTeバッファ層の導入がレーザ素子の動作 寿命を伸長させる理由は定かではないが、TeはSやSeit 比べて蒸気圧が低いこと、また積層大陥の核となる可能 性のあるGe-Te結合は、Ge-S結合やGe-Se結合に比べて結 合エネルギーがいさく、化学的に不安定であること等か ら、Ge-Te結合が形成されにくいために、活性層中の暗 点欠陥密度が低減されたことによると考えられる。

[0164] なお、InP基板上に InGaAsバッファ層を介 してZnCoMsce系レーザを構成する場合、InGaAsバッファ 層上にZnTeバッファ層を備えると、上記と同様の効果が 得られる。また、GaAs基板上にAixGa1→As(Ocx≤1)層 を介してII-VI送半導体レーザを構成する場合、AixGa1-50 xAs層上にZnTe・バッファ層を備えると、上記と同様の数 里が得られる。

【0165】以上のことから、本実施の形態によれば、 II-Vi族半導体レーザ素子の動作寿命を伸長させ、また 位類性の振留すりを向上させることができる。

[0166] (実施の形態23) 図12は第24の発明による 半邁体レーザの実施の形態を模式的に示す構造断面図で ある。n型GaAs (100) 基板1201上に、n型GaAsパッファ層1 202. BeTeバッファ層1203、n型ZnSeバッファ層1204、n 型ZnMgBeSeクラッド層1205、 ZnCdSe多重量子井戸層120 6、ZnMgBeSe障壁層1207、p型ZnMgBeSeクラッド層1208、 p型ZnSeキャップ層1209、p型BeTe/ZnSe疑似傾斜層1210 およびp型BeTeコンタクト層1211が順次箱層されてい ろ、また p型7nMgBeSeクラッド層1208の上部、p型ZnSe キャップ層1209、p型BeTe/ZnSe疑似傾斜層1210およびp 型BeTeコンタクト層1211はメサストライプ状にエッチン グされている。このメサストライプ部の幅は例えば10mm である。さらに、上述のメサストライプ部以外の部分の p型ZnMgBeSeクラッド層1208上には電流狭窄層1212が形 成されている。そして、p型BeTeコンタクト層1211およ び電流狭窄層1212の上には、p型電極1213が形成されて いる。一方、n型GaAs基板1201の裏面には、例えばAuGeN i 貫極のようなn型電極1214が形成されている。図12に示 した機造は利得邁波型であるが、メサストライプの幅、 高さおよび健流狭窄層の屈折率を適当に選ぶことによっ て、 単一モード助作する屈折率導波型構造とすることも できる。

【0167】以下、第24の発明による半導体レーザの実 施の形態として、前述した実施の形態22と大きく異なる 点についてのみ述べる。

【0 1 6 8] BeTeバッファ層1203は、II-VI族化合物半 媒体の成長初期過程において成長雰囲気中のSeが直接Ga Asバッファ層1202に付着してGa-Se結合を形成して積層 欠陥の原因となり、ヘテロエピタキシャル結晶の結晶品 質が低下するのを防ぐために設けられる。BeTeは格子定 数が0.56269nmであり、GaAsに対して-0.47%の格子不整 があるため、臨界膜厚は90mm程度である。そのためBeTe バッファ層の厚さは例えば10mmに選ばれる。BeTeはn型 化が困難であるが、この程度の厚さのバッファ層であれ ば不純物を添加する必要はない。 まきしろ、GaAsバッファ 層1202との界面に向かって不純物が拡散し、欠陥を生成 する可能性もあるので、不純物を添加しない方が好まし い。また、GaAsとBeTeとの間には約1.3eVの伝導帯不連 続が存在するが、この程度の厚さのBeTe層ではそのよう なパンド構造は形成されず、n型GaAsパッファ層1202に 直接n型ZnSeパッファ層1204を接合した場合を上回るよ うな電子注入の障壁とはならない。

【0169】n型ZnMgBeSeクラッド層1205、ZnMgBeSe障 壁層1207およびp型ZnMgBeSeクラッド層1208の組成はMg 混晶比0.1、Be混晶比0.1であり、この組成を有するZnMg 3.8

ギャップは2.89eVである。ZnMgBeSeはその組成を選ぶこ とにより、GaAsと格子整合させながら、バンドギャップ を2.7eVから3.2eV程度の間で変化させることができる。 n型ZnMgBeSeクラッド層1205の厚さは例えば1.0mm、有効 ドナー密度は例えば5×1017cm-3であり、p型ZnMgBeSeク ラッド層1208の厘さは例えば1,0mm、有効アクセプタ密 度は例えば3×1017cm-3である。p型不純物としては例え HMが用いられる。

【0170】ZnCdSe多重量子井戸層1206の組成は例えば Cd混晶比0.2である。この組成ではGaAsに対して+1.7% 程度の終子不整があるため、臨界膜厚は25nm程度であ る。そのため、例えば4層からなるZnMgBeSe障瞭層1207

(厚さ各6mm) と3層からなるZnCdSe量子井戸層1206 (厚 さ各4rm) が交互に積層される多重量子井戸構造とし た。室温でのZnCdSe量子井戸層1206のバンドギャップは 2.45eVである。なお、不純物準位形成を防ぐため、ZnCd Se量子井戸層1206にはn型、p型いずれの不純物も添加 しないのが好ましい。

【0 1 7 1】ZnMgBeSe障壁層1207の厚さは例えばそれぞ れ.60mmである。なお、ZnCdSe多重量子井戸層1206での不 純物準位形成を防ぐため、障壁層1207のうちZnCdSe多重 量子井戸層1206との界面近傍領域にはn型、p型いずれの 不純物も添加しないのが好ましい。極端には、障壁層12 07全体にn型、p型いずれの不純物も添加しないでも構わ

IO1721 n型ZnSeキャップ層1209、p型BeTe/ZnSe疑 似傾斜層1210およびp型BeTeコンタクト層1211はp型オー ミックコンタクトを形成するために設けられる。 BeTe はGaAsに対して一0.47%程度の格子不整であり、ZnTeの 場合と異なり臨界膜壓未満の厚さで結晶品質の高いオー ミックコンタクトを形成できるという利点を有する。D 型ZnSeキャップ層1209は例えば厚さ80nm、有効アクセプ タ密度8×1017cm-3であり、p型BeTeコンタクト層1211は 例 ナ 迂原 × 10mm キャリア密度は5×1018cm-3である。 p型BeTeコンタクト層1211の上に容易にオーミック電極 を形成することはできるが、ZnSeとBeTeとの間には0.9e V程度の価償子帯不連続が存在し、ホール注入に対する 瞳壁となるので、この障壁を除くためにp型BeTe/ZnSe疑 似傾斜層1210が設けられる。その構造は、例えば4.2nm 周期で14層からなり、p型ZnSeキャップ層1209に隣接す お第1層は0.3mmのp型BeTe層と3.9mmのp型ZnSe層で構成 され、第2層は0,6nmのp型BeTe層と3,6nmのp型ZnSe層で 構成され、順次p型BeTe層は厚く、p型ZnSe層は薄くなっ ていく構造で、p型BeTeコンタクト層1211に隣接する第1 4層は3、9mmのp型BeTe層と0、3mmのp型ZnSe層で構成され

【0173】本実施の形態ではこのような構造をとった が、これに限らず、巨視的にバンド構造がZnSeからBeTe へと連続的に変化するような構造、あるいはホールがBe BeSeはGaAsとほぼ格子整合する。また、室温でのパンド 50 TeとZnSeとの間の障壁をトンネル効果で流れるような構

造であればよい。

【0174】電流狭窄層1115は、クラッド層の屈折率に 応じて組成が遊ばれるが、ZnMgBeSeまたはZnO等が好ま

【0175】上配半導体レーザ構造を作製するのに用いたMEE装置は、ロードロック室、III-V族半導体成長室、 基板移送室およびII-VI族半導体成長室を備えたものである。III-V族半導体成長室には加熱薬発源として例えばGa、As、Si、BeおよびTeが備えられ、II-VI族半導体成長室には加熱薬発源として例えばZnSe、Mg、Be、GdSe、TeがよびZnC12が備えられ、さらにRF放電管を有するNZラジカル側が備えられている。

[0176]このMBE装置では、III-V族半導体成長室において基板上に中型G&Aのインファ層1202を形成した直後、Te以外のV族分子が存在しない雰囲気中でBeTo-ソンファ層1203を形成することができるので、II-VI族半導体とG&Asとの界面におけるGa-Se結合の形成を阻止し、またBeの添加によりII-VI族半導体の共有結合性が高まり、積層欠陥の発生を抑制できる。

[0177] n型6aAs基板1201(キャリア密度2x1018cm -3)は、ロードロック室において350℃でプリベークき れた後、基板移送室を框で111-V族半導体成長室に抱送 される。111-V族半導体成長室において、As分子線を照 射しながらGaAs基板1201を約600℃まで加熱して自然酸 化膜の除去を行った後、Ga、Asおよび5i分子線を照射す ることによりn型6aAsパッファ層1202を成長させた。基 板温度は590℃とした。成長速度は0.9mm/nであった。

[0178] 型GaAAパッファ層1202の成果後、基板温度を300℃まで下げてGaA6パッファ層1202の表面にBe および16分子線を照射することにより、BeTeパッファ層12 300を形成した。表面再構成構造はGaAsのAs安定化面を示す(2×4)構造がBeTeの成長開始と同時にTe安定化面を示す(2×1)構造に変化することが高速電子線回折により確認された。

【0179] n型GaAsバッファ層1202およびBeTeパッファ層1203を形成した基板1201を基板移送室(真空度1×10~107orr)を経て11~11族半導体成長室に接近上た。II-V1族半導体成長室においてBeTeパッファ層1203上に、同型ZnSeパッファ層1204、n型ZnMgBeSeクラッド層1205、ZnGdSe多重量子井戸層1205、ZnGdSe多重量子井戸層1205、P型ZnSeキャップ層1209、p型ZnSeキャップ層1209、p型BeTeパZnSe裝製傾斜層12103よび方型BeTeパZnSe裝製傾斜層12103よび方型BeTe コンタケト層1211と順次積層した。n型不純物原料としてZnC12を、p型不純物原料としてRTプステ放電により生成された活性別と用いた。結晶成長中の基板温度は290℃、ZnMgBeSe層の成長速度は0.6mm/hとした。

[0180] 以上のエピタキシャル成長で得られた半導体レーザ構造のウェハを、利得導該型レーザ素子に加工 して蛮温でのバルス動作特性を評価したところ、発振弦 長は約508mm、しきい値電流は90mA、外部級分量子効率 40 は53%、レーザ発展開始時の印加電圧は約9Vであった。また、活性層における暗点欠陥密度を評価したところ、7.0×102cm-2であった。

[0181] なお、実施の形態22および23で述べたZnTe バッファ層および8eTeパッファ層以外にも、IーVI族半 海体結島上IIーV族半導体結晶との界面から発生する結 品欠陥の密度を1×103cm-2未満に低減する作用を育する バッファ層材料があれば、それをIII-V族半導体層上に 個まることができる。

【0182】 (実施の形態24) 図13は第26の発明による 半導体レーザの事施の形態を模式的に示す機造断面図で ある。本発明は、例えばp型GaAs基板上に構成したZnMgS Se系II-VI族半導体レーザのGaAs基板との界面で発生す 30.9eV程度のホール注入に対する障壁を緩和するもの である。p型GaAs (100) 基板1301上に、p型GaAsパッファ 層1302、p型ZnTe/ZnS超格子パッファ層1303、p型ZnSeパ ッファ層1304、p型ZnSSeバッファ層1305、p型ZnMgSSeク ラッド層1306、p型ZnSSe光ガイド層1307、ZnCdSSe活性 層1308、n型ZnSSe光ガイド層1309、n型ZnMgSSeクラッド 層1310、n型ZnSeコンタクト層1311が順次糟層されてい る。また、n型ZnMgSSeクラッド層1310の上部、n型ZnSe コンタクト層1311はメサストライプ状にエッチングされ ている。このメサストライプ部の幅は例えば5mmであ る。さらに、上述のメサストライプ部以外の部分のn型Z nMgSSeクラッド層1310上には電流狭窄層1312が形成され ている。そして、n型7nSeコンタクト層1311および電流 狭窄層1312の上には、n型電極1313が形成されている。n 型電極1313としては、例えばInHg電極が用いられる。-方、p型GaAs基板1301の裏面には、例えばCrAu電極のよ ラなp型電極1314が形成されている。図13に示した構造 は利得導波型であるが、メサストライプの幅、高さおよ び電流狭窄層の屈折率を適当に選ぶことによって、単一 モード動作する屈折率導波型構造とすることもできる。 「O 1 8 3 1 以下、第26の祭明による半導体レーザの宝 施の形態として、前述した実施の形態22と大きく異なる 点についてのみ述べる。

【0184】p型GaAsバッファ層1302は、原子配列のレベルで表面を平址化し、その上に積層されるII-Vi族化合物半導体の結晶欠陥の密度を低減し、高品質な半導体レーザ結晶を得るために設けられる。厚さは例えば0.3mmである。P型不純物としては例えばZnが用いられ、有効アクセプタ密度は1×1018cm-3である。

【0185】 P型20Te/ZnS枢格子バッファ層1303は、GAA sとZnSeとの間に存在する価電子帯不速純に起因するホール注入に対する障壁を磁和するために設けられる。その構造は、例えばZnEの優を分分子層つまり2.1mmとZnS層を13分子層つまり3.5mmとの組合せを1周期として、27周期織り返して構成される。ZnTeおよびZnSのGaAに対する格子不整はそれぞれャ7.9%。-4.3%であり、歪翹格50子を構成する各層厚は臨界線原未満となっている。また

部終子屬全体では否け相殺され、GaAsにほぼ格子整合す る。室根でのバンドギャップは約2,5eVである。p型不純 物としては例えばNが用いられ、 銘終子層全体に添加さ れる。あるいは、p型GaAsバッファ層1302との界面近傍 数mm程度の領域には添加しない。 ZnTe層におけるキャリ ア密度は例えば1×1019cm-3である。このような構造に より、従来GaAsとZnSeとの間に存在した0.9eV程度の価 電子帯不連続は、p型GaAsパッファ層1302とp型ZnTe/ZnS 超格子パッファ層1303との間の0. 45eV程度と、p型ZnTe/ ZnS超格子パッファ層1303とp型ZnSeパッファ層1304との 間の0.45eV程度に二分され、ホール注入の障壁が緩和さ れるので、半導体レーザの動作電圧は効果的に低減され

[0186] なお、本実施の形態に限らず、1層以上の p型ZnSe層と1層以上のp型BeTe層からなるパッファ層を 用いてIII-V族半導体とII-VI族半導体との間の価電子帯 不連続を分割してホール注入に対する障壁を緩和するこ とができる。例えば

(実施の形態25) 第27の発明による半導体レーザの実施 の形態は、例えばp型GaAs基板上に構成したZnMgSSe系11 -VI 極半導体レーザのGaAs基板との界面で発生する0.9eV 程度のホール注入に対する障壁を緩和するものであり、 例えば前述した実施の形態24におけるp型ZnTe/ZnS超格 子バッファ層1303の代わりに、ZnTeバッファ層とp型ZnS Te混晶バッファ層とが順次積層されている。

【0187】以下、第27の発明による半導体レーザの実 施の形態として、前述した実施の形態24と異なる点につ いてのみ述べる。 /

【0188】ZnTeバッファ層は、その上に形成されるD 型7nSTe混晶パッファ層の成長初期過程において2次元核 生成・成長を促進させるためおよび積層欠陥生成を抑制 させるために設けられる。また、成長雰囲気中のSやSe が直接GaAsバッファ層に付着して半導体レーザ結晶の結 晶品質が低下するのを防ぐ効果もある。ZnTeパッファ層 の厚さは、例えば1,2mmつまり4分子層に選ばれる。この 程度の厚さのパッファ層であれば不純物を添加する必要 はないが、もちろんp型不純物を添加してもよい。な お、GaAsとZnTeとの間にはホール注入に対する障壁は存 在しない。

【0189】p型ZnSTe混晶パッファ層は、GaAsとZnSeと の間に存在するホール注入に対する障壁を緩和するため に設けられる。ZnSTeの組成はS混晶比O. 65であり、この 組成を有するZnSTeはGaAsにほぼ格子整合する。室温で のバンドギャップは約2.5eVである。p型ZnSTe混晶バッ ファ層の厚さは例えば0.2mm、有効アクセプタ密度は例 えば5×1017cm-3である。このような構造により、従来G BASとZnSeとの間に存在した0.9eV程度の価電子帯不連続 は、p型GaAsバッファ層とp型ZnSTe混晶バッファ層との 間の0.45eV程度と、p型ZnSTe混晶パッファ層とp型ZnSe パッファ層との間の0.45eV程度に二分され、ホール注入 50 タレンズ1403で平行光にされた後、回折格子1404で3ビ

42 の障壁が緩和されるので、半導体レーザの動作電圧は効 果的に低減される。

【0190】なお、本実施の形態に限らず、1層以上の 混品層を用いて111-V族半導体と11-V1族半導体との間の 価電子帯不道線を分割してホール注入に対する障壁を緩 和することができる。

【0191】 (実施の形態26) 第28の発明による半導体 レーザの事施の形態は、例えばp型GaAs基板上に構成し たZnMgSSe系 | I-VI族半導体レーザのGaAs基板との界面で 発生する0,9eV程度のホール注入に対する障壁を緩和す るものであり、例えば前述した実施の形態24におけるp 型ZnTe/ZnS超格子パッファ磨1303の代わりに、p型BeTe/ ZnSe超格子バッファ層が形成されている。

【0192】以下、第28の発明による半導体レーザの実 施の形態として、前述した実施の形態24と異なる点につ いてのみ述べる。

【0193】p型BeTe/ZnSe超格子バッファ層は、GaAsと ZnSeとの間に存在する価電子帯不連続に起因するホール 注入に対する障壁を緩和するために設けられる。その構 造は、例えばBeTe層を19分子層つまり5.3nmとZnSe層を3 1分子層つまり8.8nmとの組合せを1周期として、10周期 繰り返して構成される。BeTeおよびZnSeのGaAsに対する 格子不整はそれぞれ-0.43%、+0.28%であり、歪超格 子を構成する各層厚は臨界膜厚未満となっている。また 超格子層全体では歪は相殺され、GaAsにほぼ格子整合す る。p型不純物としては例えばNが用いられ、超格子層全 体に添加される。あるいは、p型GaAsバッファ層との界 面近傍数mm程度の領域には添加しない。BeTe層における キャリア密度は例えば5×1018cm-3である。このような 機造により、従来GaAsとZnSeとの間に存在した0、9eV程 度の価電子帯不連続は、p型GaAsパッファ層とp型BeTe/Z nSe韶格子バッファ層との間の不連続と、p型BeTe/ZnSe 超格子パッファ層とp型ZnSeパッファ層との間の不連続 に二分され、ホール注入の障壁が緩和されるので、半導 体レーザの動作電圧は効果的に低減される。

【0194】なお、本実施の形態に限らず、厚さの異な る複数のBeTe層およびZnSe層からなるバッファ層を用い て、III-V族半導体とII-VI族半導体との間の価電子帯不 連続を分割してホール注入に対する障壁を緩和すること ができる。また、p型BeTe/ZnSe疑似傾斜バッファ層を用 いると、巨視的に価電子帯パンド構造がGaAsからBeTeを 経てZnSeへと連続的に変化するような構造を得ることが

【0195】 (実施の形態27) 図14は第29の発明による 光ディスク装置の実施の形態を模式的に示す構成図であ る。この光ディスク装置は、第23~28いずれかの発明に よる半導体レーザを光ディスク装置に応用したものであ る。キャンにレーザチップが実装された半導体レーザ14 01より出射した波長490nmのレーザ光1402は、コリメー

ームに分割され(図示せず)、ハーフプリズム1405を通 り集光レンズ1406で集光され、光ディスク1407上に直径 0.8mmのスポットを結ぶ、光ディスク1407で反射した光 は再度集光レンズ1406を通り、ハーフプリズム1405で反 射され、受光レンズ1408で絞られ、シリンドリカルレン ズ1409を経てフォトダイオード1410に入り、電気信号に 変換される。

【0196】この際、分割された3ピームにより光ディスク1407の半径方向のずれを検出し、またシリンドリカルレンズ1409により無点の位置ずれを検出する。そしてこのずれは、駆動系1411で光学系を微動調整することにより修正される。

【0197】このように、半導体レーザからのレーザ光を光ディスクに導く集光学学系および光ディスクで反射した光を出場であるために、半導体レーザを応用すれば、光ディスクに配録された情報を開発している。なお、レーザチップに自励発展特性を付与しておくと、低出力時にレーザチップへの戻り光の影響をあまり受けることなく情報の読み出しが引きるというなけからな回路は不要で、簡単な構成により小型化が可能となるので好ましい。また、このとき半導体レーザ1401に高周波回路のような付加的な回路は不要で、簡単な構成により小型化が可能となるので好ましい。というながであることから、光ディスクへ情報の書き込み、つまり配録もすることができ、16の半導体レーザ1401で読み出しと書き込みとができる、6番単な構成で低れた特性をもつ光ディスク装置に応用することもできる。

[0198] (異施の形態28) 図15および図16は第29の 発明による他の光ディスク装置の実施の形態を模式的に 示す構成図である。この光ディスク装置は、レーザチッ プ、光信号検出用のフォトダイオード、およびレーザチップからのレーザ光を反射させるマイクロミラーをSi基 板上に一体構成することで、小型化・薄型化を図ったも のである。

【0199】ここでは、レーザチップ、フォトダイオードおよびマイクロミラーを総称してレーザュニットと呼ぶ。レーザユニットから出射したレーザ光は、ホログラム素子の下面に形成されたグレーティングパターンにより、3ビームに分割され、さらに1/41板を通して対物レンズにより、光ディスク装面の情報トラックに集光される。

[0200] そして、光ディスクからの反射ビームは、 再び、対物レンズ、1/4 1版とを通過し、ホログラム素 子上面に形成されたホログラムパターンにより、それぞ れ左右に土1次光として、それぞれ集光および発散作用 を付加されて回折される。つまり、図16に示したよう に、左側に回折された回折され、フォトグイオードの受 光面の前に焦点をもつビームとなり、右側に回折された 回折光は、受光面の彼ろに無点を持つビームとなる。 [0201] 反射ビームを学やオフォードタイオード は、レーザチップを配置する凹部の左右のSi 基板に直接 形成され、それぞれ5分割されている。図17のように、 フォーカスエラー信号の検出には、フォトダイオードの 中央の3つの部分を利用する。ジャストフォーカスの場 合は、図17(a)のようになり、フォーカスがずれている と、図17(b)や(c)のようになる。フォーカスエラー信号 (FES)の演算式は、FES (14345) で2446) であ り、FES=0になるようにアクチュエータを駆動させて対 物レンズを光ディスクの情報トラックに追旋させる。

44

[0202] 同様に、トラッキングエラー信号 (TES) の検出は、TES= (TI-T2) + (T3-T4) となり、また、 光ディスクの配録内容を示す情報信号 (RFS) は、RFS= (1+3+5) + (2+4+6) となる。

【0203】図18にレーザユニットの構成図を示す。レーザユニットは31基板上に一体構成されており、51基板 主面上の凹部にレーザチップが配置される。レーザチップが開始から出射する光は、51基板の主面に対して45*の角度で形成されたマイクロミラーにより上方へ反射される。マイクロミラーは5i(111)面を利用して形成される。(111)面は異方性エッチングにより簡単に得られ、また化学的に安定な面であるので、光学的に平坦な面が得られやすい。(111)面に (100)面と544の角度をなすので、(100)面から〔110〕方向へ9440月度甚をなずので、(100)面から〔110〕方向へ94年とまま板を用いることにより、45*の角度を得る。マイクロミラーと対向する面の角度は63*となるが、この面には、レーザチップ後端面からの光出力をモニターするモニター用フォトダイオードが形成される。

【0204】マイクロミラーの要面は平坦なSiであるが、レーザ光の利用効率を高めるために、反射率の高く 吸収率の低いAu, AgあるいはAi等の金属薄膜を蒸着して 米の増失を少なくするのが好ましい。

[0205]以上のように、レーザニニットを用いることにより、光ディスクの小型化・薄型化が可能になるとともに、数強上の観点からも、フォトダイオード、マイクロミラーが既に形成されたSi基板主面の凹部にレーザチップを配置するだけでよいので、工程が簡略化でき、歩留まりも高くなる。

[0206]

【発明の効果】以上のように本発明によれば、111-7族 半導体基板上に形成された11-71族半導体結晶の欠陥管 度を低減させ、これを用いた発光素子の信頼性を向上さ せるという顕著な効果が得られた。

【図面の簡単な説明】

【図1】第1の発明によるヘテロエピタキシャル半導体 結晶の構造断面図

【図2】従来構成のヘテロエピタキシャル半導体結晶の 構造断面図

【図3】第4の発明による半導体製造装置を示す概念図 【図4】第6の発明による半導体製造方法で成長させた 50 ヘテロエピタキシャル半導体結晶の構造断面図

【図5】第7の発明による半漢体製造方法で成長させた ヘテロエピタキシャル半選体結晶の構造断面図 【図6】第8の発明による半導体製造装置を示す概念図 【図7】第16の発明による半導体製造装置を示す概念図 【図8】第18の発明による半導体製造方法で成長させた ヘテロエピタキシャル半導体結晶の機造断面図 【図9】第19の発明による半導体製造方法で成長させた ヘテロエピタキシャル半導体結晶の機造断面図 【図10】第20の発明による半導体製造装備を示す概念 【図11】第23の発明による半導体レーザの構造断面図 【図12】第24の発明による半導体レーザの構造断面図 【図13】第26の発明による半導体レーザの構造断面図 【図14】第29の発明による光ディスク装置の機成図 【図15】第29の発明による他の光ディスク装置の構成 ② 【図16】ホログラム奏子の機成断面図 【図17】ホログラムユニット、特にフォトダイオード の平面図 【図18】レーザユニットを示す構成斜視図 【符号の説明】 101, 201, 501, 901, 1101, 120 1. 1301 GaAs基板 102, 202, 502, 902, 1102, 120 2. 1302 GaAsパッファ層 103, 403, 504, 1103, 1103 ZnTex ッファ層 104, 203, 404, 505, 803, 904, 1 104, 1204, 1304 ZnSeパッファ層 105, 204, 506, 905 n型ZnMgSSe層 301,601,701,1001 ロードロック室 302,602,702,1002 III-V 体半導体成 303,603,703,1003 基板移送室 304,605,704,1005 II-VI族半導体成 長室 305,606,705,1006 基板保持加熱機構 306,607,706,1007 Gaを充填した加熱 307,608,707,1008 Asを充填した加熱 40 蒸発源

308,609 ZnTeを充填した加熱蒸発源

熱蒸発源

熟蒸発源


309,610,711,1012 ZnSeを充填した加


310,611,712,1013 ZnSを充填した加


311,612,713,1014 Mgを充填した加熱


3 1 2, 6 1 3, 7 1 4, 1 0 1 5 ZnCl2を充填した 加熱蒸発源 401,801 InP基板 402.802 InGaAsパッファ層 405、804 n型ZnCdMgSe腐 503.903 AlGaAsパッファ層 6 0 4 7nTe成長室 708, 1009 Znを充填した加熱蒸発源 709、1010 Seを充填した加熱蒸発源 710、1011 Seの分子線を遮断するバルブ機構 1004 ZnSe成長室 1 1 0 5 n型ZnSSeパッファ層 1106.1310 n型ZnMgSSeクラッド層 1107.1309 n型ZnSSe光ガイド層 1108.1308 ZnCdSSe活性層 1109, 1307 p型ZnSSe光ガイド層 1110.1306 p型ZnMgSSeクラッド層 1111 p型ZnSSeクラッド層 1112, 1209 p型ZnSeキャップ層 1 1 1 3 p型ZnTe/ZnSe疑似傾斜層 1114 p型ZnTeコンタクト層 1115、1212、1312 電流狭窄層 1116, 1213, 1314 p型電極 1117, 1214, 1313 n型電極 1203 BeTeパッファ腐 1205 n型ZnMgBeSeクラッド層 1206 ZnCdSe量子井戸層 1207 ZnMgBeSe障壁層 30 1208 p型ZnMgBeSeクラッド層 1210 p型BeTe/ZnSe疑似傾斜層 1211 p型BeTeコンタクト層 1303 p型ZnTe/ZnS超格子バッファ層 1305 p型7nSSeパッファ層 1311 n型ZnSeコンタクト層 1401 半導体レーザ 1402 レーザ光 1403 コリメータレンズ 1404 回折格子 1405 ハーフプリズム 1406 毎光レンズ 1407 光ディスク 1408 受光レンズ 1409 シリンドリカルレンズ 1410 フォトダイオード


1411 駆動系














[図18]

